DOI QR코드

DOI QR Code

A Design of Multi-channel Speech Pickup Embedded System for Hands-free Comuunication

핸즈프리 통신을 위한 다중채널 음성픽업 임베디드 시스템 설계

  • 주형준 (한국해양대학교 공과대학 전파공학과) ;
  • 박찬섭 (한국해양대학교 공과대학 전파공학과) ;
  • 전재국 (한국해양대학교 공과대학 전파공학과) ;
  • 김기만 (한국해양대학교 공과대학 전파공학과)
  • Published : 2007.02.28

Abstract

In this paper we propose a multi-channel speech pickup system for calling quality enhancement of hands-free communication using ALTERA Nios-II processor. Multi-channel speech pickup system uses Delay-and-Sum beamformer with zero-padding interpolator. This paper implements speech pickup system using the Nios-II processor with real-time I/O data processing speed. The proposes speech pickup embedded system shows a good agreement with those of computer simulation(MATLAB) and conventional DSP processor(TMS320C6711) result. The proposed method is effective more than previous methods in cost and design processing time. As a result, LE(Logic Element) of hardware used 3,649/5,980(61%) on a chip.

본 논문에서는 핸즈프리 음성 통신의 통화 품질 개선을 위해 ALTERA Nios-II 임베디드 프로세서를 이용하여 다중채널 음성 픽업 시스템을 구현하였다. 다중채널 음성 픽업 시스템은 zero-padding을 포함한 보간기를 갖는 지연-합 빔 형성기를 이용하였다. 구현된 음성 픽업 임베디드 시스템은 컴퓨터 시뮬레이션(MATLAB)과 범용 DSP 프로세서(TMS320C6711)을 이용하여 처리한 결과와 일치하였다. 구현된 방법은 비용과 설계시 간 측면에서 이전의 설계 방법들보다 효율적이다. 설계 결과로써 하드웨어의 LE(Logic Element)는 칩 상에서 3,649/5,980(61%)을 사용하였다.

Keywords

References

  1. Seungil Kim, Optimum Beamformer using Correlated Interferences and its Application to Telematics System, Ph.D dissertation, Yonsei University, 2004
  2. 김상균, 김기영, 오선택, 김형곤, 'FPGA를 적용한 능동 소나 신호처리 시스템의 시간영역 빔형성기 설계,' 제20회 수중음향 학술발표대회, pp.67-70. Oct. 2005
  3. Russell J. Pertersen and Brad L. Huntchings, 'An assessment of the suitability of FPGA-based systems for use in Digital Signal processing,' Proceeding of the 5th International Workshop on Field-Programmable Logic and Applications, pp.293-302, September, 1995
  4. Paul Graham and Brent Nelson, 'FPGA-Based Sonar Processing,' Proceedings of the 1998 ACM/SIGDA sixth International Symposium on Field Programmable Gate Arrays (Monterey, CA, USA, 1998), pp.201-208
  5. Paul Graham and Brent Nelson, 'FPGAs and DSPs for Sonar Processing - Inner Loop Computations,' Technical. Report CCL-1998-GN- 1, Configurable. Computation Laboratory, Electrical and. Computer Engineering Department
  6. Peter Yiannacouras, Jonathan Rose, and J. Gregory Steffan, 'The microarchitecture of FPGA-based soft processors,' Proceedings of the 2005 International Conference on Compilers, Architectures and Synthesis for Embedded Systems, pp.202-212, 2005
  7. ALTERA. Co. http://www.altera.com/