전기전자학회논문지 (Journal of IKEEE)
- 제11권2호
- /
- Pages.83-88
- /
- 2007
- /
- 1226-7244(pISSN)
- /
- 2288-243X(eISSN)
MOS 전류모드 논리회로를 이용한 저 전력 곱셈기 설계
Design of a Low-Power Multiplier Using MOS Current Mode Logic Circuit
- Lee, Yoon-Sang ;
- Kim, Jeong-Beom (Department of Electronics Engineering, Kangwon National University)
- 발행 : 2007.06.29
초록
이 논문은 MOS 전류모드 논리 (MOS current-mode logic circuit, MCML) 회로를 이용하여 저 전력 특성을 갖는 8
This paper proposes an 8