DOI QR코드

DOI QR Code

UHF RFID 태그 칩용 저전력, 저면적 비동기식 EEPROM 설계

A design on low-power and small-area EEPROM for UHF RFID tag chips

  • 발행 : 2007.12.31

초록

본 논문에서는 $0.18{\mu}m$의 EEPROM cell을 사용하여 수동형 UHF RFID 태그 칩에 사용되는 저전력, 저면적의 1Kbits 비동기식 EEPROM IP를 설계하였다. 저면적 회로 설계 기술로는 $0.18{\mu}m$ EEPROM 공정을 이용하여 비동기식 EEPROM IP를 설계하므로 command buffer와 address buffer를 제거하였고 separate I/O 방식을 사용하므로 tri-state 데이터 출력 버퍼(data output buffer)를 제거하였다. 그리고 저전압(low voltage)의 VDD에서 EEPROM cell이 필요로 하는 고전압(high voltage)인 VPP와 VPPL 전압을 안정적으로 공급하기 위해 기존의 PN 접합 다이오드 대신 Schottky 다이오드를 사용한 Dickson 전하펌프를 설계하므로 전하펌프의 펌핑단(pumping stage)의 수를 줄여 전하펌프가 차지하는 면적을 줄였다. 저전력 회로 설계 기술로 Dickson 전하 펌프(charge pump)를 이용하여 VPP generator를 만들고 Dickson 전하펌프의 임의의 노드 전압을 이용하여 프로그램과 지우기 모드에서 각각 필요로 하는 VPPL 전압을 선택하도록 하게 해주는 VPPL 전원 스위칭 회로를 제안하여 쓰기전류(write current)를 줄이므로 저전력 EEPROM IP를 구현하였다. $0.18{\mu}m$ 공정을 이용하여 설계된 비동기식 EEPROM용 테스트 칩은 제작 중에 있으며, 비동기식 1Kbits EEPROM의 레이아웃 면적은 $554.8{\times}306.9{\mu}m2$로 동기식 1Kbits EEPROM에 비해 레이아웃면적을 11% 정도 줄였다.

In this paper, a low-power and small-area asynchronous 1 kilobit EEPROM for passive UHF RFID tag chips is designed with $0.18{\mu}m$ EEPROM cells. As small area solutions, command and address buffers are removed since we design asynchronous I/O interface and data output buffer is also removed by using separate I/O. To supply stably high voltages VPP and VPPL used in the cell array from low voltage VDD, Dickson charge pump is designed with schottky diodes instead of a PN junction diodes. On that account, we can decrease the number of stages of the charge pump, which can decrease layout area of charge pump. As a low-power solution, we can reduce write current by using the proposed VPPL power switching circuit which selects each needed voltage at either program or write mode. A test chip of asynchronous 1 kilobit EEPROM is fabricated, and its layout area is $554.8{\times}306.9{\mu}m2$., 11% smaller than its synchronous counterpart.

키워드

참고문헌

  1. http:/www.epcglobalinc.org
  2. Weinstein, R., 'RFID : A technical overview and its application to the enterprise,' IT Professional, vol.7, NO.3, pp.27-33 May-June 2005
  3. Udo Karthaus and Martin fischer, 'Fully Integrated Passive UHF RFID Transponder IC with $16.7{\mu}W$ Minimum RF Input Power,' IEEE Journal of Solid-State Circuits, vol.38, NO.10, pp.1602- 1608, Oct. 2003 https://doi.org/10.1109/JSSC.2003.817249
  4. 'UHF RFID 태그칩용 저전력 EEPROM 설계', 한국해양정보통신학회논문지 제 10권 3호, pp.486-495, Mar. 2006
  5. G.Yaron, S.J.Prasad, M.S.Ebel, B.M.K.Leong, 'A 16K E2PROM Employing New Array Architecture and Designed-In Reliability Features,' IEEE JSSC, vol. SC-17, NO.5, pp.833-840, Oct. 1982
  6. J. F. Dickson,'On-Chip High-Voltage Generation in MNOS Integrated Circuits Using an Improved Voltage Multiplier Technique,' IEEE Journal of Solid-State Circuits, vol. 11, NO.3, pp. 374-378, June. 1976 https://doi.org/10.1109/JSSC.1976.1050739

피인용 문헌

  1. Logic 공정 기반의 비동기식 1Kb eFuse OTP 메모리 IP 설계 vol.13, pp.7, 2007, https://doi.org/10.6109/jkiice.2009.13.7.1371
  2. 저면적 1-kb PMOS Antifuse-Type OTP IP 설계 vol.13, pp.9, 2007, https://doi.org/10.6109/jkiice.2009.13.9.1858
  3. 터치스크린 컨트롤러용 저면적, 저전력, 고속 128Kb EEPROMIP 설계 vol.13, pp.12, 2007, https://doi.org/10.6109/jkiice.2009.13.12.2633
  4. RFID 태그 칩용 로직 공정 기반 256bit EEPROM IP 설계 및 측정 vol.14, pp.8, 2010, https://doi.org/10.6109/jkiice.2010.14.8.1868
  5. UHF RFID Tag Chip용 저면적·고신뢰성 512bit EEPROM IP 설계 vol.16, pp.2, 2007, https://doi.org/10.6109/jkiice.2012.16.2.302