대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

천이 지연 고장 테스트를 위한 개선된 IEEE 1500 래퍼 셀 및 인터페이스 회로 설계

Design of Enhanced IEEE 1500 Wrapper Cell and Interface Logic For Transition Delay Fault Test

  • 김기태 (한양대학교 컴퓨터공학과) ;
  • 이현빈 (한양대학교 컴퓨터공학과) ;
  • 김진규 (한양대학교 컴퓨터공학과) ;
  • 박성주 (한양대학교 전자 컴퓨터 공학과)
  • Kim, Ki-Tae (Dept. of Computer Science & Engineering, Hanyang University) ;
  • Yi, Hyun-Bean (Dept. of Computer Science & Engineering, Hanyang University) ;
  • Kim, Jin-Kyu (Dept. of Computer Science & Engineering, Hanyang University) ;
  • Park, Sung-Ju (Dept. of Electronical Engineering Computer Science, Hanyang Univ.)
  • 발행 : 2007.11.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

SoC의 집적도와 동작 속도의 증가로 인하여 지연 고장 테스트의 중요성이 더욱 커지고 있다. 본 논문은 천이 지연 고장 테스트를 지원하는 개선된 IEEE 1500 래퍼 셀 구조와 IEEE 1149.1 TAP 제어기를 이용하기 위한 인터페이스 회로를 제시하고 이를 이용한 테스트 방법을 제안 한다. 제안 하는 셀 구조는 한 번의 테스트 명령어를 이용하여 상승 지연 고장 테스트와 하강 지연 고장 테스트를 연속적으로 수행 할 수 기능을 유지하면서 기존의 셀 구조에 비하여 적은 면적 오버헤드를 가지며 테스트 시간을 줄일 수 있다. 또한 다른 클럭으로 동작하는 코어에 대한 테스트를 동시에 수행 할 수 있다.

As the integration density and the operating speed of System on Chips (SoCs) become increasingly high, it is crucial to test delay defects on the SoCs. This paper introduces an enhanced IEEE 1500 wrapper cell architecture and IEEE 1149.1 TAP controller for the wrapper interface logic, and proposes a transition delay fault test method. The method proposed can detect slow-to-rise and slow-to-fall faults sequentially with low area overhead and short test time. and simultaneously test IEEE 1500 wrapped cores operating at different core clocks.

키워드

참고문헌

  1. IEEE Computer Society, 'IEEE Standard Test Access Port and Boundary Scan Architecture,' Jun. 2001
  2. IEEE Computer Society, 'IEEE Standard Testability Method for Embedded Core-based Integrated Circuits,' Aug. 2005
  3. H. J. Vermaak and H.G. Kerkhoff, 'Enhanced P1500 Compliant Wrapper suitable for Delay Fault Testing of Embedded Cores,' Proceedings of the Eighth IEEE European Test Workshop, 2003
  4. Nisar Ahmed, C.P. Ravikumar, Mohammad Tehranipoor, Jim Plusquellic, 'At-Speed Transition Fault Testing With Low Speed Scan Enable,' VLSI Test Symposium, 2005
  5. N. Devtaprasanna, A. Gunda, P. Krishnamurthy, S.M. Reddy, I. Pomeranz, 'METHODS FOR IMPROVING TRANSITION DELAY FAULT COVERAGE USING BROADSIDE TESTS,' IEEE International Test Conference, 2005
  6. Matthias Beck, Olivier Barondeau, Martin Kaibel, Frank Poehl, Lin Xijiang, Ron Press, 'Logic Design For On-Chip Test Clock Generation - Implementation Details and Impact on Delay Test Quality,' Proceedings of the Design, Automation and Test in Europe, 2005
  7. Qiang Xu, Nicola Nicolici, 'DFT Infrastructure for Broadside Two-Pattern Test of Core-Based SOCs,' IEEE Transactions on Computers, Vol. 55, No. 4, April 2006
  8. B. I. Dervisoglu, 'A Unified DFT Architecture for use with IEEE 1149.1 and VSIA/IEEE P1500 Compliant Test Access Controllers,' Design Automation Conference, pp. 53-58, June 2001
  9. L. Whetsel, 'Inevitable Use of TAP Domains in SOCs,' IEEE International Test Conference, pp. 1191, 2002
  10. J. Song and S. Park, 'A Simple Wrapped Core Linking Module for SoC Test Access,' Proceedings of the 11th Asian Test Symposium, pp. 344-349, Nov. 2002
  11. L. Whetsel, 'An IEEE 1149.1 Based Test Access Architecture for ICs with Embedded Cores,' IEEE International Test Conference, pp. 69-78, 1997
  12. Christian Piguet, 'Low-Power CMOS Circuits Technology Logic Design and CAD Tools,' Taylor & Francis. 2005
  13. Synopsys On-Line Documentation, Volume 1, 2003