대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

고장 대상 후보를 줄이기 위한 패턴 비교 알고리즘

A Pattern Comparison Algorithm for Pruning Fault Candidates

  • 조형준 (연세대학교 전기전자공학과) ;
  • 강성호 (연세대학교 전기전자공학과)
  • Cho, Hyung-Jun (Department of Electrical Electronic Engineering, Yonsei University) ;
  • Kang, Sung-Ho (Department of Electrical Electronic Engineering, Yonsei University)
  • 발행 : 2007.11.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 패턴 비교를 통해 고장 대상 후보를 줄이는 알고리즘을 제안한다. 고장 대상 후보의 개수는 고장 진단을 위한 고장 시뮬레이션 시간을 결정한다. 그렇기 때문에 전체 고장 진단 시간을 줄이기 위해서는 고장 대상 수를 줄이는 것이 필수적이다. 임계 경로 추적은 회로의 최종 출력에서부터 시작해 후방 추적을 통해 고장 대상 후보를 결정한다. 제안하는 알고리즘은 이러한 임계 경로 추적을 하는 동안에 고장이 발견되지 않은 패턴에서와 고장이 발견된 패턴에서의 논리 값을 비교하여 고장 대상 후보를 줄이는 알고리즘이다. 고장 진단을 하는데 있어서 고장 대상 후보를 줄이는 것은 전체 고장 진단 시간에 있어 가장 큰 부분을 차지한다. 때문에 제안하는 알고리즘은 기존의 후방 추적을 이용한 방식보다 고장 진단 시 매우 빠른 성능을 보인다. 또한 조합회로와 순차회로의 모든 경우에 적용이 가능하다. 본 논문에서는 ISCAS#85회로와 ISCAS#89의 회로들을 가지고 실험을 하여 기존의 고장 진단 방식의 경우보다 얼마나 성능이 좋아졌는지 보이도록 하겠다.

In this paper, we present a pattern comparison algorithm for reducing fault candidate lists. The number of fault candidates determines the total fault simulation time. To decrease the total fault diagnosis time, the reduction of the number of fault candidates is essential. Critical path tracing determines fault candidate lists detected by a set of tests using a backtracing algorithm starting at the primary outputs of a circuit. The proposed algorithm reduces fault candidates comparing failing patterns with good patterns during critical path tracing process. As we reduce all fault candidates of the circuit to more accurately suspected fault candidates, we can greatly reduce fault simulation time. The proposed algorithm greatly increases simulation speed than that of a conventional backtracing method. The proposed algorithm is applicable to both combinational and sequential circuits. Experimental results on ISCAS#85 and ISCAS#89 benchmark circuits showed fault candidates are pruned and fault diagnosis time is also decreased in proportion to fault candidate decrease.

키워드

참고문헌

  1. S. D. Millman, E. J. McCluskey and J. M. Acken, 'Diagnosing CMOS Bridging Faults with Stuck-At-Fault Dictionaries', Proc. of International Test Conference, pp. 860-870, 1990
  2. Joohwan Lee, Yoseop Lim, Hyungjun Cho, Sungho Kang, 'An Efficient matching Algorithm using the Number of Primary Outputs for Fault Diagnosis', Proc. of 2005 SOC Design Conference, pp. 295-298, 2005
  3. Hyungjun Cho, Joohwan Lee, Yoseop Lim, Sungho Kang, 'An Effective fault diagnosis using critical path tracing', Proc. of Korea Test Conference, pp. 8-12, 2005
  4. Abramovici, 'A Maximal Resolution Guided-Probe Testing Algorithm', Proc. of Design Automation Conference, pp. 189-195, 1989
  5. Marzouki, J. Laurent and B. Courtois, 'Coupling Electron-Beam Probing with Knowledge-Based Fault Localization', Proc. of International Test Conference, pp. 238-247, 1991
  6. Pomeranz and S. M. Reddy, 'On Dictionary- Based Fault Location in Digital Logic Circuits', IEEE Transactions on Computers, pp. 48-59, 1997
  7. S. Venkataraman, Ismed Hartanto and W.K. Fuchs, 'Dynamic Diagnosis of Sequential Circuits Based on Stuck-at Faults', Proc. of VLSI Test Symposium, pp. 198-203, 1996
  8. Jiang Brandon Liu, 'Incremental Fault Diagnosis', IEEE Transactions on Computers, pp. 240-251, 2005
  9. Boppana V., Fujita M., 'Modeling the unknown! Towards model-independent fault and error diagnosis', Proc. of International Test Conference, pp. 1094-1101, 1998
  10. S. Venkataraman and S. Drummonds, 'Poirot : Applications of a Logic Fault Diagnosis Tool', IEEE Design & Test of Computers, pp. 19-30, 2001