복수 트랜스퍼 크레인을 활용하는 블록 내 재정돈 계획 탐색

Searching for an Intra-block Remarshalling Plan for Multiple Transfer Cranes

  • 오명섭 (부산대학교 컴퓨터공학과) ;
  • 강재호 (부산대학교 컴퓨터공학과) ;
  • 류광렬 (부산대학교 컴퓨터공학과) ;
  • 김갑환 (부산대학교 산업공학과)
  • 발행 : 2006.07.01

초록

본 논문에서는 담금질 알고리즘을 이용하여 블록 내 재정돈 계획을 수립하는 방안을 제안한다. 블록 내 재정돈이란 컨테이너를 선박에 싣는 적하 작업을 효율적으로 수행하기 위하여 하나의 장치장 블록 여기저기에 흩어져 있는 대상 컨테이너들을 적하 순서에 맞춰 몇 개의 베이로 모으는 작업이다. 유효하면서 좋은 재정돈 계획을 수립하기 위해서는 적하 순서를 충분히 고려하는 동시에 재정돈에 소요되는 시간을 가능한 줄여야 한다. 본 제안 방안은 대상 컨테이너들의 목표 위치를 탐색할 대상으로 두어 해로 표현하고, 대상 컨테이너들의 초기 위치 , 목표 위치 및 적하 순서를 함께 고려하여 컨테이너 이동을 위한 부분 순서를 생성한다 생성한 부분 순서의 제약하에 트랜스퍼 크레인간의 간섭을 고려하여 구체적인 재정돈 계획을 수립하고 그 예상 작업 시간으로 해를 평가한다. 시뮬레이션 실험 결과 본 제안 방안이 다양한 환경에서 유효하면서 효율적인 재정돈 계획을 수립할 수 있음을 확인하였다.

This paper applies simulated annealing algorithm to the problem of generating a plan for intra-block remarshalling with multiple transfer cranes. Intra-block remarshalling refers to the task of rearranging containers scattered around within a block into certain designated target areas of the block so that they can be efficiently loaded onto a ship. In generating a remarshalling plan, the predetermined container loading sequence should be considered carefully to avoid re-handlings that may delay the loading operations. In addition, the required time for the remarshalling operation itself should be minimized. A candidate solution in our search space specifies target locations of the containers to be rearranged. A candidate solution is evaluated by deriving a container moving plan and estimating the time needed to execute the plan using two cranes with minimum interference. Simulation experiments have shown that our method can generate efficient remarshalling plans in various situations.

키워드

참고문헌

  1. Kirkpatrick, S., Gelatt, C. D., and Vecchi, M. P., 'Optimization by Simulated Annealing,' Science, Vol. 220, pp. 671-680, 1983 https://doi.org/10.1126/science.220.4598.671
  2. 강재호,류광렬,김갑환,'부정확한 무게 정보를 가진 수출 컨테이너를 위한 장치 위치 결정 규칙 생성 방법', 한국항해항만학회 논문지,제29권,제6호,pp 573-581, 2005 https://doi.org/10.5394/KINPR.2005.29.6.573
  3. 강재호,강병호,류광렬,김갑환,'기계학습을 이용한 수출 컨테이너의 무게그룹 분류', 한국지능정보시스템 학회논문지,제11권,제2호,pp. 59-79,2005
  4. 강재호, 오병섭, 류광렬,김갑환,'컨테이너 터미널 장치장에서 블록 내 이적을 위한 컨테이너 이동 순서 계획',한국항해항만학회지 논문지,제29권,제1호,pp 83-90,2005 https://doi.org/10.5394/KINPR.2005.29.1.083
  5. Kim, K. H. and Bae, J.-W, 'Re-Marshaling Export Containers,' Computers and Industrial Engineering, Vol. 35, No. 3-4, pp. 655-658, 1998
  6. 오명섭,강재호,류광렬,김갑환,'복수 크레인을 활용한 블록 내 컨테이너 이적 계획', 한국항해항만학회 논문지,제29권,제5호,pp. 447-455,2005 https://doi.org/10.5394/KINPR.2005.29.5.447
  7. 이주호,최용석,'자동화 컨테이너터미널의 이적작업에 관한 시뮬레이션 연구', 한국항해항만학회 추계학술대회 논문집,pp. 203-208,2004
  8. Nivasch, G., 'Cycle Detection Using a Stack,' Information Processing Letters,' Vol. 90, No. 3, pp. 135-140, 2004 https://doi.org/10.1016/j.ipl.2004.01.016
  9. Aarts, E. and Korst, J. Simulated Annealing and Boltzman Machines: A Stochastic Approach to Combinatorial Optimization and Neural Computing, John Wiley & Sons, 1989
  10. Aarts, E. and Korst, J., 'Simulated annealing,' Local Search in Combinatorial Optimization, John Wiley & Sons, pp. 91-120, 1997
  11. Triki, E., Collette, Y., and Siarry, P., 'A Theoretical Study on the Behavior of Simulated Annealing Leading to a New Cooling Schedule,' European Journal Operational Research, Vol. 166, No.1, pp. 77-92, 2005 https://doi.org/10.1016/j.ejor.2004.03.035
  12. Low, C., 'Simulated annealing heuristic for flow shop scheduling problems with unrelated parallel machines,' Computers and Operational Research, Vol. 32, No.8 pp. 2013-2025, 2005 https://doi.org/10.1016/j.cor.2004.01.003
  13. Bjorklund, P., Varbrand, P., and Yuan, D., 'Optimized planning of frequency hopping in cellular networks,' Computers and Operational Research, Vol. 32, No. 1, pp. 169-186, 2005 https://doi.org/10.1016/S0305-0548(03)00210-7
  14. Ho, S.-Y., Ho, S-J., Lin, Y.-K., and Chu, W. C.-C., 'An orthogonal simulated annealing algorithm for large floorplanning problems,' IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol. 12, No. 8, pp. 874-876, 2004 https://doi.org/10.1109/TVLSI.2004.831464