Review of KIISC (정보보호학회지)

Korea Institute of Information Security and Cryptology (한국정보보호학회)
권호 표지

암호 프로세서의 고속 구현 핵심 기술

  • 장태주 (ETRI 부설 국가보안기술연구소)
  • Published : 2006.06.01
Download PDF
⟨ Previous Next ⟩

Abstract

고속 암호프로세서는 매우 큰 대역폭을 필요로 하는 네트워크 보안 장비, 서버 시스템의 보안의 필수 요소이다. 암호 프로세서는 고속 대용량 처리를 위한 고성능 쪽과 유비쿼터스 등 이동 환경에 적합한 초소형 저전력 쪽으로 크게 두 가지로 나누어 질 수 있다. 이 논문에서는 암호 프로세서의 고속 구현의 몇 가지 요소 기술 들을 살펴 본다. 일반적으로 디지털 논리 설계에 많이 쓰이고 있는 파이프라인 기법과 이를 적용한 결과들을 살펴보고, 여러 개의 암호 코어를 쓰는 방법, 하나의 암호 코어로 여러 개의 세션을 처리할 때 속도 저하를 막기 위한 세션 변경 방법을 설명한다. 끝으로 처리 성능에 영향을 주는 인터페이스 부분을 USB2.0의 보기를 들어 살펴본다.

Keywords

References

  1. 주학수, 주홍돈, 김승주, '고속 암호연산 프로세서 개발 현황', 정보보호학회지, 제12권3호, 2002. 6
  2. 김기현, 한종욱, 'Giga급 보안 프로세서 및 VPN 장비 기술 동향', 주간기술동향1131, 2004. 3
  3. McLoone at al, 'High performance single-chip FPGA Rijndael algorithm implementation,' CHESS 2001, Paris, France, pp. 68-79, May 2001
  4. 구본석, 이상한, 'Rijndael 블록암호 알고리즘 FPGA 구현', 한국정보보호학회 종합학술발표회 논문집, Vo. 11, No. 1, pp. 403-406, Nov. 2001
  5. Jarvinen et al, 'A fully pipelined memoryless 17.8 Gbps AES-128 encryptor,' Int. Symp. on Field Programmable Gate Arrays, pp. 207-215, Monterey, USA, Feb. 2003
  6. Alireza Hodjat and Ingrid Verbauwhede, 'A 21.54 Gbits/s fully pipelined AES processor on FPGA,' Proc., 12th Annual IEEE Symp. on Field- Programmable Custon Computing Machine, pp. 308-309, Apr. 2004
  7. Bon-seok Koo, Gwon Ho Ryu, and Taejoo Chang, 'High speed ASIC implementation of ARIA,' in preparation
  8. Motorola, MPC190 Security Processor User's Manual, http://www.motorola.com/, 2003
  9. 윤연상, 이선영, 박진섭, 권순열, 김용대, 양상운, 장태주, 유영갑, 'IPSec 보안서버의 성능분석 모델', 대한전자공학회논문지TC, 제41권9호, pp.9-16, 2004
  10. 이상한, 고행석, 장태주, 김영수, 양상운, 박상현, 구본석, '고속 세션 변경이 가능한 블록 암호화 장치 및 그 구동 방법', 특허번호 10-0420555, 2004. 2. 17
  11. Sang-Hyun Park, Hoon Choi, Sang-Han Lee, Taejoo Chang, 'The High-Speed Packet Ciphers System suitable for small sized data,' accepted for presentation, IWSEC2006, 2006