대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

타원곡선 암호를 위한 시스톨릭 Radix-4 유한체 곱셈기 설계

Design of a systolic radix-4 finite-field multiplier for the elliptic curve cryptography

  • 박태근 (가톨릭대학교 정보통신전자공학부) ;
  • 김주영 (가톨릭대학교 정보통신전자공학부)
  • Park Tae-Geun (School of Information, Communications and Electronics Engineering, The Catholic University of Korea) ;
  • Kim Ju-Young (School of Information, Communications and Electronics Engineering, The Catholic University of Korea)
  • 발행 : 2006.03.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

타원곡선 암호 시스템에서 유한체 연산은 핵심적인 부분을 차지하고 있지만 곱셈의 경우 연산 과정이 복잡하여 이를 위한 효율적인 알고리즘 및 하드웨어 설계가 필요하다. 본 논문에서는 매우 큰 소수 m을 가지는 $GF(2^m)$상에서 효율적인 면적과 연산시간을 갖는 Radix-4 시스톨릭 곱셈기를 제안한다. 제안된 유한체 곱셈기는 표준기저 방식을 사용하였으며 수학적 정리를 통해 보다 효율적인 알고리즘을 제안하고 이를 VLSI 설계에 적합하도록 시스톨릭 구조를 이용하여 설계하였다. 제안된 구조는 기존의 병렬 곱셈기 및 직렬 곱셈기, 시스톨릭 곱셈기와 비교해서 효율적인 면적과 연산 시간을 갖는다. 본 연구에서는 $GF(2^{193})$에서 동작하는 유한체 곱셈기를 설계하였으며, 하이닉스 $0.35{\mu}m$ 표준 셀 라이브러리를 사용하여 합성한 결과 최대 동작 주파수는 400MHz이다.

The finite-field multiplication can be applied to the elliptic curve cryptosystems. However, an efficient algorithm and the hardware design are required since the finite-field multiplication takes much time to compute. In this paper, we propose a radix-4 systolic multiplier on $GF(2^m)$ with comparative area and performance. The algorithm of the proposed standard-basis multiplier is mathematically developed to map on low-cost systolic cells, so that the proposed systolic architecture is suitable for VLSI design. Compared to the bit-parallel, bit-serial and systolic multipliers, the proposed multiplier has relatively effective high performance and low cost. We design and synthesis $GF(2^{193})$ finite-field multiplier using Hynix $0.35{\mu}m$ standard cell library and the maximum clock frequency is 400MHz.

키워드

참고문헌

  1. IEEE P1363, Standard Specifications for Public key Cryptography, 2000
  2. I. S. Hsu, T. K Truong, L. J. Deutsch, and I. S. Reed, 'A comparison of VLSI Architecture of Finite Field Multipliers Using Dual, Normal, or Standard Bases,' IEEE Trans. on Computers, vol.37, No.6, pp.735-739, 1988 https://doi.org/10.1109/12.2212
  3. E. Mastrovito, 'VLSI Architectures for Computation in Galois Fields,' Ph. D thesis, Dept. of Electrical Eng., Linkoping Univ., Sweden, 1991
  4. L. Adleman, and J. DeMarrais, 'A Subexponential Algorithm for Discrete Logarithms over All Finite Fields,' Advances in Cryptography-CRYPTO 93, D. Stinson, ed., pp.147-158, 1993
  5. G. Orlando, and C. Paar, 'A Super-serial Galois Fields Multiplier for FPGAs and its Application to Public-Key Algorithms,' Proceedings of 7th Annual IEEE Symposium on Field-Programmable Custom Computing Machines, pp.232-239, 1999 https://doi.org/10.1109/FPGA.1999.803685
  6. Chin-Liang Wang and Jung-Lung Lin, 'Systolic Array Implementation of Multipliers for Finite Fields GF($2^m),' IEEE Trans. on Circuits and Systems, vol. 38, No.7, pp.796-800, 1991 https://doi.org/10.1109/31.135751
  7. Chiou-Yng Lee, 'Low complexity bit-parallel systolic multiplier over GF($2^m) using irreducible trinomials,' IEE Proc.-Comput. Digit. Tech., Vol.150 No.1, pp.39-42, 2003 https://doi.org/10.1049/ip-cdt:20030061
  8. 이찬호, 이정호, 'ECC 연산을 위한 가변 연구 구조를 갖는 정규기저 곱셈기와 역원기,' 대한전자공학회 논문지 제40권 SD편 제12호, 2003
  9. C. W. Chiou, L. C. Lin, F. H. Chou and S. F. Shu, 'Low-complexity finite field multiplier using irreducible trinomials,' IEE Electronics Letters Vol. 39, No. 24, pp.1709-1711, 2003 https://doi.org/10.1049/el:20031050
  10. Sonnhak Kwon, Chang Hoon Kim, and Chun Pyo Hong, 'Compact linear systolic arrays for multiplication using a trinomial basis in GF($2^m) for high speed cryptographic processors,' Computational Science and Its Applications ICCSA 2005 LNCS 3480, pp.508-518, 2005 https://doi.org/10.1007/11424758_53