초록
보호계전기는 고장에 의해 파생되는 단락$\cdot$지락 사고로부터 전력 시스템을 보호하기 위하여 널리 사용되고 있다. 전통적으로 디지털보호계전기는 디지털신호처리 프로세서 혹은 마이크로프로세서로 구현되는데 본 연구는 이를 고성능$\cdot$고효율$\cdot$다기능의 단일칩으로 구현하기 위한 하드웨어 설계 기술에 관해 다룬다. 제작된 디지털보호계전기는 FPGA(Field Programmable Gate Array)로 구현하였고 16KSPS이상의 처리 성능을 가지며 평균 오차율 $0.03(\%)$미만으로 보호계전알고리즘을 수행할 수 있다.
Protective relays provide important features to electrical power systems for protecting against faults and consequent short circuits. This research presents a novel VLSI design of the digital protective relay, which overcomes today's uP/DSP-based relays. This design features good cancellation of DC/k-th harmonic components, noticeable not performance and flexible Protection behavior in the minimized core area The proposed design was successfully implemented by a FPGA(Field Programmable Gate Array) device and can concurrently process over 16KSPS at less $0.03[\%]$ error rate.