대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

저전력 고속 VLSI를 위한 Fast-Relocking과 Duty-Cycle Correction 구조를 가지는 DLL 기반의 다중 클락 발생기

A DLL-Based Multi-Clock Generator Having Fast-Relocking and Duty-Cycle Correction Scheme for Low Power and High Speed VLSIs

  • 황태진 (숭실대학교 공과대학 정보통신공학부) ;
  • 연규성 (숭실대학교 공과대학 정보통신공학부) ;
  • 전치훈 (숭실대학교 공과대학 정보통신공학부) ;
  • 위재경 (숭실대학교 공과대학 정보통신공학부)
  • Hwang Tae-Jin (Department of Electronic Engineering, Soongsil University) ;
  • Yeon Gyu-Sung (Department of Electronic Engineering, Soongsil University) ;
  • Jun Chi-Hoon (Department of Electronic Engineering, Soongsil University) ;
  • Wee Jae-Kyung (Department of Electronic Engineering, Soongsil University)
  • 발행 : 2005.02.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

이 논문에서는 낮은 stand-by power 및 DLL의 재동작 후 fast relocking 구조를 가지는 저전력, 고속 VISI 칩용 DLL(지연 고정 루프) 기반의 다중 클락 발생기를 제안하였다. 제안된 구조는 주파수 곱셈기를 이용하여 주파수 체배가 가능하며 시스템 클락의 듀티비에 상관없이 항상 50:50 듀티비를 위한 Duty-Cycle Correction 구조를 가지고 있다. 또한 DAC를 이용한 디지털 컨트롤 구조를 클락 시스템이 standby-mode에서 operation-mode 전환 후 빠른 relocking 동작을 보장하고 아날로그 locking 정보를 레지스터에 디지털 코드로 저장하기 위해 사용하였다. 클락 multiplication을 위한 주파수 곱셈기 구조로는 multiphase를 이용한 feed-forward duty correction 구조를 이용하여 지연 시간 없이 phase mixing으로 출력 클락의 duty error를 보정하도록 설계하였다. 본 논문에서 제안된 DLL 기반 다중 클락 발생기는 I/O 데이터 통신을 위한 외부 클락의 동기 클락과 여러 IP들을 위한 고속 및 저속 동작의 다중 클락을 제공한다. 제안된 DLL기반의 다중 클락 발생기는 $0.35-{\mu}m$ CMOS 공정으로 $1796{\mu}m\times654{\mu}m$ 면적을 가지며 동작 전압 2.3v에서 $75MHz\~550MHz$ lock 범위와 800 MHz의 최대 multiplication 주파수를 가지고 20psec 이하의 static skew를 가지도록 설계되었다.

This paper describes a DLL(delay locked loop)-based multi-clock generator having the lower active stand-by power as well as a fast relocking after re-activating the DLL. for low power and high speed VLSI chip. It enables a frequency multiplication using frequency multiplier scheme and produces output clocks with 50:50 duty-ratio regardless of the duty-ratio of system clock. Also, digital control scheme using DAC enables a fast relocking operation after exiting a standby-mode of the clock system which was obtained by storing analog locking information as digital codes in a register block. Also, for a clock multiplication, it has a feed-forward duty correction scheme using multiphase and phase mixing corrects a duty-error of system clock without requiring additional time. In this paper, the proposed DLL-based multi-clock generator can provides a synchronous clock to an external clock for I/O data communications and multiple clocks of slow and high speed operations for various IPs. The proposed DLL-based multi-clock generator was designed by the area of $1796{\mu}m\times654{\mu}m$ using $0.35-{\mu}m$ CMOS process and has $75MHz\~550MHz$ lock-range and maximum multiplication frequency of 800 MHz below 20psec static skew at 2.3v supply voltage.

키워드

참고문헌

  1. F. Anceau., 'A synchronous approach for clocking VLSI systems', IEEE Journal of Solid-State Circuits, vol 17, pp. 51-56, Feb 1982 https://doi.org/10.1109/JSSC.1982.1051685
  2. J. Rabaey, Digital Integrated Circuits. Prentice-Hall, 1996
  3. I. W. Young, J. K. Wong, 'A PLL clock generator with 5 to 110MHz of lock range for microprocessors' IEEE Journal of Solid-State Circuits, vol. 27, pp.1599-1607, Nov 1992 https://doi.org/10.1109/4.165341
  4. T. H. Lee, K. S. Donnelly, J. T. C. Ho, .J. Zerbe, M. G. Johnson, T. Ishikawa, 'A 2.5 V CMOS delay-locked loop for 18 Mbit, 500 megabyte/s DRAM', IEEE Journal of Solid-State Circuits, vol.29, pp. 1491-1496, Dec 1994 https://doi.org/10.1109/4.340422
  5. Mark A. Horowitz, et al. 'A Semi digital Dual Delay-Locked Loop', IEEE Journal of Solid-State Circuits, vol. 32, NO.11, Nov 1997
  6. C. W. Kim, et al., 'A Low-Power all-Area 7.28-ps-Jitter 1-GHz DLL-Based Clock Generator' IEEE Journal of Solid-State Circuits, vol. 37, NO. 11, Nov 2002
  7. T. Gawa, K. Taniguchi, ; 'A 50% Duty-Cycle Correction Circuit for PLL Output', IEEE International Symposium on Circuits and Systems, vol. 4, pp. 26-29 May 2002 https://doi.org/10.1109/ISCAS.2002.1010378
  8. Sungjoon Kim, Kyeongho Lee, Yongsam Moon, Deog-Kyoon Jeong, Yunho Choi, Hyung Kyu Lim, 'A 960-Mb/s/pin Interface for Skew-Tolerant Bus Using Low Jitter PLL' IEEE Journal of Solid-State Circuits, vol. 32, pp. 691-700, May 1997 https://doi.org/10.1109/4.568836