선택적 희생 캐쉬를 이용한 저전력 고성능 시스템 설계 방안

An Energy-Delay Efficient System with Adaptive Victim Caches

  • 김철홍 (서울대학교 전기컴퓨터공학부) ;
  • 심성훈 (서울대학교 전기컴퓨터공학부) ;
  • 전주식 (서울대학교 전기컴퓨터공학부) ;
  • 장성태 (수원대학교 컴퓨터학과)
  • 발행 : 2005.12.01

초록

계층적 메모리 구조를 사용하는 시스템에서 상위 캐쉬의 적중률은 전체 시스템의 성능을 결정하는 중요한 요소 중 하나이다. 시스템 설계 시 전력 효율성이 중요한 고려사항이 되고 있는 최근에는 전력 소모량이 많은 하위 캐쉬로의 접근을 줄이기 위해 상위 캐쉬의 적중률을 높이는 방안이 더욱 부각되고 있다. 본 논문에서는 선택적 희생 캐쉬를 이용하여 상위 캐쉬의 적중률을 높임으로써 저전력 고성능 시스템을 설계하는 방안을 제안하고자 한다. 희생 캐쉬는 직접 사상 1차 캐쉬에서의 충돌 미스로 인한 메모리 시스템의 성능 저하를 줄이기 위해 추가되는 모듈이다 제안하는 구조는 희생 캐쉬로의 데이타 할당 정책을 변형하여 재참조 가능성이 높은 데이타를 보다 오랜 시간동안 상위 캐쉬 내에 유지시킴으로써 상위 캐쉬의 적중률을 높이고, 이를 통해 접근 시간이 길고 전력 소모량이 많은 하위 캐쉬로의 접근 횟수를 줄이고자 한다. 참조 기반 희생 캐쉬는 1차 캐쉬에서 교체되는 데이타 중에서 프로세서에 의해 많이 참조되었던 데이타만을 골라서 할당한다. 교체 기반 희생 캐쉬는 1차 캐쉬에서 교체되는 데이타 중에서 충돌 미스가 자주 발생하는 위치에 할당되었던 데이타만을 골라서 할당한다. Wattch를 사용한 실험 결과 제안하는 구조는 기존의 희생 캐쉬 시스템보다 좋은 성능을 보일뿐 아니라, 전력 효율성도 높음을 알 수 있다.

We propose a system aimed at achieving high energy-delay efficiency by using adaptive victim caches. Particularly, we investigate methods to improve the hit rates in the first level of memory hierarchy, which reduces the number of accesses to mort power consuming memory structures such as L2 cache. Victim cache is a memory element for reducing conflict misses in a direct-mapped L1 cache. We present two techniques to fill the victim cache with the blocks that have higher probability to be re-reqeusted by processor. Hit-based victim cache ks tilled with the blocks which were referenced frequently by processor. Replacement-based victim cache is filled with the blocks which were evicted from the sets where block replacements had happened frequently According to our simulations, replacement-based victim cache scheme outperforms the conventional victim cache scheme about $2\%$ on average and refutes the power consumption by up to $8\%$.

키워드

참고문헌

  1. J. L. Hennessy and D. A. Patterson, Computer Architecture: A Quantitative Approach, Second Edition, Morgan Kaufmann, 1996
  2. N. P. Jouppi, 'Improving Direct-Mapped Cache Performance by the Addition of a Small FullyAssociative Cache and Prefetch Buffers,' In Proceedings of the 17th Annual International Symposium on Computer Architecture, pp. 248-259, 1998 https://doi.org/10.1145/325164.325162
  3. A. Agarwal and S.D. Pudar, 'Column-Associative Caches: A Technique for Reducing the Miss Rate of Direct Mapped Caches,' Proceedings of the 20th Int'l Symposium on Computer Architecture, pp, 179-190, May 1993 https://doi.org/10.1145/165123.165153
  4. O. Temam and N. Drach, 'Software Assistance for Data Caches,' Proceedings of the 1st Int'l Symposium on High-Performance Computer Architecture, pp. 154, Jan. 1995 https://doi.org/10.1109/HPCA.1995.386546
  5. Jude A. Rivers and Edward S. Davidson, 'Reducing Conflicts In Direct-mapped Caches with a Temporality-based Design,' Proceedings of the 1996 International Conference on Parallel Processing, pp .. 151-162, Aug. 1996 https://doi.org/10.1109/ICPP.1996.537156
  6. T. Johnson and W.W. Hwu, 'Run-Time Adaptive Cache Hierarchy management via Reference Analysis,' Proc. ISCA-24, 1997 https://doi.org/10.1145/264107.264213
  7. David H. Albonesi, 'Selective cache ways: On-Demand Cache Resource Allocation,' In Proceedings of Int'l Symposium of Microarchitecture, pp. 248-259, Nov. 1999 https://doi.org/10.1109/MICRO.1999.809463
  8. Kin, J., M. Gupta, and W. H. Mangione-Smith, 'The Filter Cache: an energy efficient memory structure,' In Proceedings of Int 'I Symposium on Microarchitecture, pp. 184-193, Dec. 2001 https://doi.org/10.1109/MICRO.1997.645809
  9. Dimitrios Stiliadis, Anujan Varma, 'Selective Victim Caching: A Method to Improve the Performance of Direct-Mapped Caches,' IEEE Transactions on Computers, Vol 46, No 5, pp. 603-610, 1997 https://doi.org/10.1109/12.589235
  10. Gokhan Mernik, Glenn Reinman, and William H. Mangione-Smith, 'Reducing Energy and Delay Using Efficient Victim Caches,' In Proceedings of Int'I Symposium on Low Power Electronics and Design, Aug. 2003 https://doi.org/10.1109/LPE.2003.1231873
  11. D. Burger, T. M. Austin, and S. Bennett, 'Evaluating future micro-processors: the SimpleScalar tool set,' Tech. Report TR-I308, Univ. of Wisconsin-Madison Computer Sciences Dept., 1997
  12. D. Brooks, V. Tiwari, and M. Martonosi, 'Wattch: A framework for architectural-level power analysis and optimizations,' In Proceedings of the 27th Annual International Symposium on Computer Architecture, pp. 83-94, June 2000 https://doi.org/10.1109/ISCA.2000.854380
  13. SPEC CPU2000 Benchmarks, http://www.specbench.org