A 2.5-V, 1-Mb Ferroelectric Memory Design Based on PMOS-Gating Cell Structure

PMOS 게이팅 셀 기반 2.5-V, 1-Mb 강유전체 메모리 설계

  • Kim, Jung-Hyun (School of Electrical Engineering and Computer Science, Kyungpook National University) ;
  • Chung, Yeonbae (School of Electrical Engineering and Computer Science, Kyungpook National University)
  • 김정현 (경북대학교 전자전기컴퓨터학부) ;
  • 정연배 (경북대학교 전자전기컴퓨터학부)
  • Published : 2005.10.01

Abstract

In this paper, a FRAM design style based on PMOS-gating cell structure is described. The memory cell consists of a PMOS access transistor and a ferroelectric capacitor. Its plate is grounded. The proposed scheme employs three novel operating methods: 1) $V_{DD}$ precharged bitline, 2) negative-voltage wordline technique and 3) negative-pulse restore, Because this configuration doesn`t need the on-pitch plate control circuitry, it is effective in realizing cost-effective chip sizes. Implementation for a 2.5-V, 1-Mb FRAM prototype design in a $0.25-{\mu}m$, triple-well technology shows a chip size of $3.22\;mm^{2}$, an access time of 48 ns and an active current of 11 mA. The cell efficiency is 62.52 $\%$. It has gained approximately $20\;\%$ improvement in the cell array efficiency over the conventional plate-driven FRAM scheme.

본 논문에서는 강유전체 메모리의 셀 효율을 높이기 위해 PMOS-gating 셀을 이용한 설계기법을 기술하였다. PMOS-gating 셀은 PMOS access 트랜지스터와 강유전체 커패시터로 이루어지며 커패시터의 플레이트는 ground에 고정된다. 아울러 read/write 동작시 비트라인이 $V_{DD}$로 precharge 되고, negative 전압 워드라인 기법이 사용되며, negative 펄스 restore 동작을 이용한다. 이는 셀 플레이트 구동없이 단순히 워드라인과 비트라인만 구동하여 메모리 셀의 데이타를 저장하고 읽어낼 수 있는 설계 방식으로, 기존의 셀 플레이트를 구동하는 FRAM 대비 메모리 셀 효율을 극대화 할 수 있어, multi-megabit 이상의 집적도에서 경쟁력 있는 칩 면적 구현이 가능하다. $0.25-{\mu}m$ triple-well 공정을 적용한 2.5-V, 1-Mb FRAM 시제품 설계를 통해 제안한 설계기술을 검증하였고, 시뮬레이션 결과 48 ns의 access time, 11 mA의 동작전류 특성을 보였다. 레이아웃 결과 칩 면적은 $3.22\;mm^{2}$ 이며, 기존의 셀 플레이트 구동기를 사용하는 FRAM 대비 약 $20\;\%$의 셀 효율을 개선하였다.

Keywords

References

  1. http://www.ramtron.com. 'Ramtron introduces the world's first unlimited read/write FRAM memory', 2001 press releases, Mar. 2001
  2. http://www.ramtron.com. 'Ramtron introduces world's first 1-transistor, 1-capacitor FRAM product', 2001 press releases, Dec. 2001
  3. T. Sumi, N. Moriwaki, G. Nakane, T. Nakakuma, Y. Judai, Y. Uemoto, Y. Nagano, S. I. Hayashi, M. Azuma, E. Fujii, S. I. Katsu, T. Otsuki, L. McMillan, C. P. de Araujo, and G. Kano, 'A 256kb nonvolatile ferroelectric memory at 3V and 100ns,' in ISSCC Digest of Technical Papers, pp. 268-269, San Francisco, USA, Feb. 1994 https://doi.org/10.1109/ISSCC.1994.344646
  4. R. Ogiwara, S. Tanaka, Y. Itoh, T. Miyakawa, Y. Takeuchi, S. M. Doumae, H. Takenaka, I. Kurlishima, S. Shuto, O. Hidaka, S. Ohtstiki, and S. I. Tanaka, 'A $0.5{\mu}m$, 3-V, 1T1C, 1-Mbit FRAM with a variable reference bit-line Voltage scheme using a fatigue-free reference capacitor,' IEEE J. Solid-State Circuits, Vol. 35, no. 4, pp. 545-551, Apr. 2000 https://doi.org/10.1109/4.839914
  5. Y. Chung, B. G. Jeon, and K. D. Suh, 'A 3.3-V, 4-Mb nonvolatile ferroelectric RAM with selectively driven double-pulsed plate read/write-back scheme,' IEEE J. Solid-State Circuits, Vol. 35, no. 5, pp. 697-704, May 2000 https://doi.org/10.1109/4.841494
  6. C. Ohno, H. Yamazaki, H. Suzuki, E. Nagai, H. Miyazawa, K. Saigoh, T. Yamazaki, Y. Chung, W. Kraus, D. Verhaeghe, G. Argos, J. Walbert, and S. Mitra, 'A highly reliable 1T1C 1 Mb FRAM with novel ferro-programmable redundancy scheme,' in ISSCC Digest of Technical Papers, pp. 36-37, San Francisco, USA, Feb. 2001 https://doi.org/10.1109/ISSCC.2001.912422
  7. M. K. Choi, B. G. Jeon, N. Jang, B. J. Min, Y. J. Song, S. Y. Lee, H. H. Kim, D. J. Jung, H. J. Joo, and K. Kim, 'A $0.25-{\mu}m$ 3.0-V 1T1C 32-Mb nonvolatile ferroelectric RAM with address transition detector and current forcing latch sense amplifier scheme,' IEEE J. Solid-State Circuits, Vol. 37, no. 11, pp. 1472-1478, Nov. 2002 https://doi.org/10.1109/JSSC.2002.802357
  8. J. Shin, I. Y. Chung, Y. J. Park, and H. S. Min, 'A new charge pump without degradation in threshold voltage due to body effect,' IEEE J. Solid-State Circuits, Vol. 35, no. 8, pp. 1227-1230, Aug. 2000 https://doi.org/10.1109/4.859515