Surface Roughness Evolution of Gate Poly Silicon with Rapid Thermal Annealing

미세게이트용 폴리실리콘의 쾌속 열처리에 따른 표면조도 변화

The 90 nm gate pattern technology have been virtualized by employing the hard mask and the planarization of fate poly silicon. We fabricated 70nm poly-Si on $200 nm-SiO_2/p-Si(100)$ substrates using low pressure chemical vapor deposition (LPCVD) to investigate roughness evolution by varying rapid annealing temperatures. The samples were annealed at the temperatures of $700^{\circ}C\~1100^{\circ}C$ for 40 seconds with a rapid thermal annealer. The surface image and the surface roughness were measured by a field emission scanning electron microscopy (FESEM) and an atomic force microscopy (AFM), respectively. The poly silicon surface became more rough as temperature increased due to surface agglomeration. The optimum conditions of poly silicon planarization were achieved by annealed at $700^{\circ}C$ for 40 seconds.

90nm급 게이트로 활용되는 폴리실리콘을 패턴화 하기 위해서 하드 마스크의 채용 등 신공정과 함께 폴리실리콘 자체의 평탄화가 필요하다. 본 연구는 70nm 두께의 LPCVD 폴리실리콘 게이트를 상정하여 열산화막 상부에 기판 전면을 폴리실리콘으로 만들고 쾌속열처리 온도를 달리해가며 40초가 열처리하여 이때의 표면조도의 변화를 광발산 주사전자현미경(FESEM)과 주사탐침현미경(AFM)으로 확인하였다. 폴리실리콘은 $700^{\circ}C\~1100^{\circ}C$ 온도범위에서 표면 응집효과에 의해 고온에서 표면조도가 급격히 증가하는 경향이 있었으며 $700^{\circ}C$-40sec 조건에서 최적 평탄화 효과가 가능하였다.