The Journal of Korean Institute of Communications and Information Sciences (한국통신학회논문지)

The Korean Institute of Commucations and Information Sciences (한국통신학회)
권호 표지

VLSI architecture design of CAVLC entropy encoder/decoder for H.264/AVC

H.264/AVC를 위한 CAVLC 엔트로피 부/복호화기의 VLSI 설계

  • 이대준 (광운대학교 전자통신공학과 실시간구조 연구실) ;
  • 정용진 (광운대학교)
  • Published : 2005.05.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we propose an advanced hardware architecture for the CAVLC entropy encoder/decoder engine for real time video compression. The CAVLC (Context-based Adaptive Variable Length Coding) is a lossless compression method in H.264/AVC and it has high compression efficiency but has computational complexity. The reference memory size is optimized using partitioned storing method and memory reuse method which are based on partiality of memory referencing. We choose the hardware architecture which has the most suitable one in several encoder/decoder architectures for the mobile devices and improve its performance using parallel processing. The proposed architecture has been verified by ARM-interfaced emulation board using Altera Excalibur and also synthesized on Samsung 0.18 um CMOS technology. The synthesis result shows that the encoder can process about 300 CIF frames/s at 150MHz and the decoder can process about 250 CIF frames/s at 140Mhz. The hardware architectures are being used as core modules when implementing a complete H.264/AVC video encoder/decoder chip for real-time multimedia application.

본 논문에서는 동영상의 실시간 부/복호화를 위한 하드웨어 기반의 CAVLC 엔트로피 부/복호화기 구조를 제안한다. H.264/AVC의 무손실 압축 기법인 내용기반 가변길이 부호화(Context-based Adaptive Variable Length Coding)는 이전 표준의 기법과 다른 알고리즘을 채용하여 높은 부호화 효율과 복잡도를 가지고 있다. 이를 하드웨어 구조로 설계하기 위하여 메모리 재사용 기법을 적용하여 리소스를 최적화 하였으며, 지금까지 제시된 여러 엔트로피 부/복호화 구조 중 휴대용 기기에 적합한 성능 대비 리소스를 가지는 구조를 선택하고 이를 병렬 처리 구조로 설계하여 부호화 성능을 향상시켰다. 구현된 전체 모듈은 Altera사의 Excalibur 디바이스를 이용하여 검증하고 삼성 STD130 0.18um CMOS Cell Library를 이용하여 합성 및 검증하였다. 이를 ASIC으로 구현할 경우 부호화기는 150Mhz 동작주파수에서 CIF 크기의 동영상을 초당 300프레임 이상 처리하며 복호화기는 140Mhz 동작주파수에서 CIF 크기의 동영상을 초당 250 이상 처리할 수 있다. 본 결과는 하드웨어 기반의 H.264/AVC 실시간 부호화기와 복호화기를 설계하기에 적합한 하드웨어 구조임을 보여준다.

Keywords

References

  1. 한국정보통신기술협회, 초단파 디지털라디오방송(지상파 DMB) 비디오 송수신 정합표준, Doc. TTAS.KO_07.0026., 2004년 8월
  2. T.Wiegand, Gary Sullivan and Ajay Luthra, Draft ITU-T Recommendation and Final Draft International Standard of Joint Video Specification, Doc. JVT-G050rl, Joint Video Team (JVT) of ISO/IEC MPEG & ITU-T VCEG, May 2003
  3. M. Zhou, 'Evaluation and Simplification of H.26L Baseline Coding Tools,' JVT-B030, Jan, 2002
  4. 최웅일, 전병우, 'H.264 엔트로피 부호화 기법,' 방송공학회 제7권 제3호, pp. 54-64, 2002. 9
  5. Jens-Rainer Ohm, Multimedia Cornmrnunication Technology, Springer, 2004
  6. M. Horowitz, A. Joch, F. Kossentini, and A. Hallapuro, 'H.264/AVC baseline profile decoder complexity analysis,' IEEE Trans. on Circuits and Systems for Video Technology, vol. 13, no 7, pp. 715-727, 2003
  7. Shaw-Min Lei and Ming-Ting Sun, 'An Entropy Coding System for Digital HDTV Applications,' IEEE Trans. on Circuits and Systems for Video Technology, Vol. 1, No. 1, pp.147-154, Mar. 1991 https://doi.org/10.1109/76.109154
  8. S. B. Choi and M. H. Lee, 'High speed pattern matching for a fast huffman decoder,' IEEE Trans. Consumer Electronics, vol. 41, pp.97-103, Feb. 1995 https://doi.org/10.1109/30.370315
  9. S. F. Chang and D. G. Messerschmitt, 'Designing high-throughput VLC decoder Part l-Concurrent VLSI architecture,' IEEE Trans. Circuits Systems Video Technology, vol. 2,pp. 187-196, June 1992 https://doi.org/10.1109/76.143418
  10. Amer, I., Badawy, W., Jullien, G., 'Towards MPEG-4 part 10 system on chip: a VLSI prototype for contextbased adaptive variable length coding (CAVLC),' SIPS 2004. IEEE Workshop on.,pp. 275-279, 13-15 Oct. 2004 https://doi.org/10.1109/SIPS.2004.1363062
  11. Wu Di ,Gao Wen ,Hu Mingzeng and Ji Zhenzhou, 'A VLSI architecture design of . CAVLC decoder,' ASIC, 2003. Proceedings. 5th International Conference on , Volume: 2, pp. 962-965, 21-24 Oct. 2003