대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

다중 시스템 클럭과 이종 코아를 가진 시스템 온 칩을 위한 연결선 지연 고장 테스트 제어기

At-speed Interconnect Test Controller for SoC with Multiple System Clocks and Heterogeneous Cores

  • 장연실 (한양대학교 컴퓨터공학과) ;
  • 이현빈 (한양대학교 컴퓨터공학과) ;
  • 신현철 (한양대학교 전자컴퓨터공학과) ;
  • 박성주 (한양대학교 전자컴퓨터공학과)
  • Jang Yeonsil (Department of Computer Science & Engineering, Hanyang Univ.) ;
  • Lee Hyunbin (Department of Computer Science & Engineering, Hanyang Univ.) ;
  • Shin Hyunchul (Department of Electronical Engineering Computer Science, Hanyang Univ.) ;
  • Park Sungju (Department of Electronical Engineering Computer Science, Hanyang Univ.)
  • 발행 : 2005.05.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문은 SoC 상에서 정적인 고장 뿐 아니라 동적인 고장도 점검하고 진단할 수 있는 새로운 At-speed Interconnect Test Controller (ASITC)를 소개한다. SoC는 IEEE 1149.1과 P1500 래퍼의 코아들로 구성되고 다중 시스템 클럭에 의해 동작될 수 있으며, 이러한 복잡한 SoC를 테스트하기 위해 P1500 래퍼의 코아를 위한 인터페이스 모듈과 update부터 capture까지 1 시스템 클럭으로 연결선의 지연 고장을 점검할 수 있는 ASITC를 설계하였다. 제안한 ASITC는 FPGA로 구현하여 기능검증을 하였으며 기존의 방식에 비해 테스트 방법이 쉽고, 면적의 오버헤드가 적다는 장점이 있다.

This paper introduces a new At-speed Interconnect Test Controller (ASITC) that can detect and diagnose dynamic as well as static defects in an SoC. SoC is comprised of IEEE 1149.1 and P1500 wrapped cores which can be operated by multiple system clocks. In other to test such a complicated SoC, we designed a interface module for P1500 wrapped cores and the ASITC that makes it possible to detect interconnect delay faults during 1 system clock from launching to capturing the transition signal. The ASITC proposed requires less area overhead than other approaches and the operation was verified through the FPGA implementation

키워드

참고문헌

  1. IEEE Standard 1149.1-2001, 'IEEE Standard Test Access Port and Boundary-Scan Architecture,' IEEE, June 2001
  2. IEEE P1500 SECT Wep site. http://grouper.ieee.org/ groups/1500/
  3. ERIK JAN MARINISSEN et al., 'On IEEE P1500's Standard for Embedded Core Test,' JOURNAL OF ELECTRONIC TESTING, pp. 365-383, 2002 https://doi.org/10.1023/A:1016585206097
  4. K. Lofstrom, 'EARLY CAPTURE FOR BOUNDAR SCAN TIMING MEASUREMENTS,' Proceedings of IEEE International Test Conference, pp.417-422, 1996 https://doi.org/10.1109/TEST.1996.557045
  5. S Park and T Kim, 'A New IEEE 1149.1 BOUNDARY SCAN DESIGN FOR THE DETECTION OF DELAY DEFECTS,' Design Automation and Test in Europe Conference, pp.458-462, 2000 https://doi.org/10.1109/DATE.2000.840311
  6. Jongchul Shin, Hyunjin Kim and Sungho Kang, 'At-speed Boundary-Scan Interconnect Testing in a Board with Multiple System Clocks,' Design Automation and Test in Europe Conference, 1999 https://doi.org/10.1109/DATE.1999.761168