전기전자학회논문지 (Journal of IKEEE)

  • 제8권1호
  • /
  • Pages.47-53
  • /
  • 2004
  • /
  • 1226-7244(pISSN)
  • /
  • 2288-243X(eISSN)
한국전기전자학회 (Institute of Korean Electrical and Electronics Engineers)
권호 표지

CMOS 3치 논리 게이트를 이용한 3치 저장 소자 설계

A Design of a Ternary Storage Elements Using CMOS Ternary Logic Gates

  • 윤병희 (인하대학교 전자공학과) ;
  • 변기영 (카톨릭대학교 정보통신전자공학부) ;
  • 김흥수 (인하대학교 전자공학과)
  • 발행 : 2004.07.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 3치 논리 게이트를 바탕으로 하는 3치 데이터 처리를 위한 3치 flip-flop을 설계하였다. 제안한 flip-flop들은 3치 전압 모드 NMAX, NMIN, INVERTER 게이트를 사용하여 설계하였다. 또한 CMOS 기술을 사용하였고 다른 게이트들 보다 낮은 공급 전압과 낮은 전력소모 특성을 포함하고 있다. 제안한 회로는 0.35um 표준 CMOS 공정에서 설계되었고 3.3v의 공급 전압원을 사용하였다. 제안된 3치 flip-flop 구조는 3치 논리 게이트를 사용하여 VLSI 구현에 적합하고 높은 모듈성의 장점을 갖고 있다.

We present the design of ternary flip-flop which is based on ternary logic so as to process ternary data. These flip-flops are composed with ternary voltage mode NMAX, NMIN, INVERTER gates. These logic gate circuits are designed using CMOS and obtained the characteristics of a lower voltage, lower power consumption as compared to other gates. These circuits have been simulated with the electrical parameters of a standard 0.35um CMOS technology and 3.3Volts supply voltage. The architecture of proposed ternary flip-flop is highly modular and well suited for VLSI implementation, only using ternary gates.

키워드

참고문헌

  1. IEEE Trans. on Computer v.C-22 Multiple-valued logic Its status and its future Hurst, S.L.
  2. IEEE Trans. on Computer v.C-30 Synthesis of discrete functions using I2L technology Davio, M.
  3. Proc. 27th ISMVL Design of an Asynchronous Digital System with B-ternary Logic Yasunori Nagata
  4. Int. J. Electronics v.79 no.5 Switched current CMOS ternary logic circuits Shousha, A.H.
  5. IEEE Trans. Circuit system v.40 CMOS multiple valued logic design part I : Circuit implementation Jain, A.
  6. IEEE Trans. Circuit system v.40 CMOS multiple valued logic design part II : Function realization Jain, A.
  7. Proc. 24th ISMVL Synthesis of multi-variable MVL functions using hybrid mode CMOS logic Chang, Y.J.
  8. Proc. 23th ISMVL Multiple valued logic : Current-mode CMOS circuits Current, K.W.
  9. IEEE J. Solid-state circuit v.28 Design and application pipe lined dynamic CMOS ternary logic and sample ternary differential logic Wu, C.Y.
  10. IEEE J. of Solid-state circuit v.19 Low power dissipation MOS ternary logic family Ballar, P.C.
  11. Proc. of the Institution of Electrical Engineers v.PtG.137 CMOS ternary logic circuits Wu, X.W.