The Journal of Korean Institute of Communications and Information Sciences (한국통신학회논문지)

The Korean Institute of Commucations and Information Sciences (한국통신학회)
권호 표지

Performance Analysis on Various Design Issues of Turbo Decoder

다양한 Design Issue에 대한 터보 디코더의 성능분석

  • 박태근 (가톨릭대학교 정보통신전자공학부) ;
  • 김기환 (가톨릭대학교 컴퓨터공학과)
  • Published : 2004.12.01
Download PDF
⟨ Previous Next ⟩

Abstract

Turbo decoder inherently requires large memory and intensive hardware complexity due to iterative decoding, despite of excellent decoding efficiency. To decrease the memory space and reduce hardware complexity, various design issues have to be discussed. In this paper, various design issues on Turbo decoder are investigated and the tradeoffs between the hardware complexity and the performance are analyzed. Through the various simulations on the fixed-length analysis, we decided 5-bits for the received data, 6-bits for a priori information, and 7-bits for the quantization state metric, so the performance gets close to that of infinite precision. The MAX operation which is the main function of Log-MAP decoding algorithm is analyzed and the error correction term for MAX* operation can be efficiently implemented with very small hardware overhead. The size of the sliding window was decided as 32 to reduce the state metric memory space and to achieve an acceptable BER.

Log-MAP 복호 알고리즘을 사용하는 터보 복호기는 뛰어난 복호 성능에도 불구하고, 반복적 연산으로 인하여 인터리버의 크기에 비례하는 많은 메모리와 높은 하드웨어 복잡도가 단점으로 지적된다. 이에 본 논문에서는 Log-MAP 복호 알고리즘 기반의 터보 복호기를 설계할 때 복호 성능 및 하드웨어 복잡도에 영향을 미칠 수 있는 다양한 설계 이슈들을 제시하고, 설계 이슈들의 변화에 따른 복호 성능을 모의실험을 통하여 비교 분석한다. 하드웨어 복잡도와 복호 성능간의 균형을 고려하여 수신정부 사전정보, 상태 메트릭을 각각 5 비트, 6 비트 그리고 7 비트로 할당하여 부동 소수점 연산의 비트오율에 근접하는 성능을 확인하였다. Log-MAP 복호 알고리즘의 주연산인 MAX*에 대한 하드웨어 복잡도와 복호 성능을 비교 분석하였다. MAX* 연산 중 계산도가 큰 오류 보정 함수를 근사화된 조합회로로 구성하여 하드웨어 부담을 줄일 수 있는 방법을 제시하였고, 윈도우 블록 길이가 32인 슬라이딩 윈도우 기법을 적용하여 적은 복호 성능 저하로 상태메트릭 저장에 필요한 메모리 공간을 감소할 수 있음을 확인하였다.

Keywords

References

  1. C. Berrou, A. Glavieux, and P. Thitimajshima, 'Near Shannon limit error correcting coding and decoding: Turbo-codes(I),' in Proc. IEEE ICC '93, pp. 1064-1070, May 1993
  2. L. Bahl, J. Cocke, F. Jelinek and J. Raviv, 'Optimal decoding of linear codes for minimizing symbol error rate,' IEEE Trans. Information Theory, vol. IT-20, pp. 248-287, Mar. 1974
  3. 김수영, 이수인, '터보코드(Turbo Codes) 개발 동향,' 주간 기술 동향, 한국전자통신연구원, 888호, pp. 1-12, 1999년
  4. S. Barbulescu and S. Piebrobon, 'Turbo codes: A tutorial on a new class of powerful error correcting coding schemes, part 2: Decoder design and performance,' IEEE Journal of Electrical and Electronics Engineering, Australia, vol. 19, no. 3, pp. 143-152, Sept. 1999
  5. H. Dawid and H. Meyr, 'Real-time algorithms and VLSI architectures for soft output MAP convolutional decoding,' in Proc. Personal, Indoor, and Mobile Radio Communications, PIMRC'95. Wireless:Merging onto the Information Superhighway, vol. 1, pp. 193-197, 1995
  6. S. Benedetto et al., 'Soft-output decoding algorithms in iterative decoding of Turbo codes,' JPL, TDA Progress Report 42-124, Feb. 1996
  7. S. Dolinar and D. Divsalar, 'Weight distributions for Turbo codes using random and nonrandom permutations,' TDA Progress report 42-122, pp. 56-65, Aug. 1995
  8. Z. Wang, Z. Chi and K. K. Parhi, 'Area-efficient high-speed decoding schemes for Turbo decoders,' IEEE Trans. VLSI Systems, vol. 10, no. 6, Dec. 2002
  9. M. M. Mansour and N. R. Shanbhag, 'VLSI architectures for SISO-APP decoders,' IEEE Trans. VLSI Systems, vol. 11, no. 4, Aug. 2003
  10. 3GPP TS 25.212, 3GPP technical specification group radio access network, multiplexing and channel coding(FDD), (Release 4)
  11. F. Huang, 'Evaluation of soft output decoding for Turbo codes,' Virginia Tech, 1997
  12. P. Robertson, E.Villebrun and P.Hoeher, 'A comparison of optimal and sub-optimal MAP decoding algorithms operating in the log domain,' in Proc. Int. Conf. Communications, pp. 1009-1013, June 1995
  13. 김기환, 박태근, '터보 디코더 비트할당에 대한 성능 분석,' SoC 설계 연구회 학술발표 논문집, p. 35-39, May 2004
  14. G. Masera, G. Piccinini, M. Rock, and M. Zamboni, 'VLSI architectures for Turbo codes,' IEEE Trans. VLSI Systems, vol. 7, pp. 369-79, Sept. 1999 https://doi.org/10.1109/92.784098
  15. A. Viterbi, 'An intuitive justification and a simplified implementation of the MAP decoder for convolutional codes,' IEEE Journal on Selected Areas in Communications, vol. 16, no. 2, pp. 260-264, Feb. 1998 https://doi.org/10.1109/49.661114
  16. Z. Wang, H. Suzuki and K. K. Parhi, 'VLSI implementation issues of Turbo decoder design for wireless applications,' IEEE Workshop on Signal Processing Systems, pp. 503-512, Oct. 1999