RSA 공개키 암호화시스템의 효율적인 Radix-4 시스톨릭 VLSI 구조

Efficient Radix-4 Systolic VLSI Architecture for RSA Public-key Cryptosystem

  • 박태근 (가톨릭대학교 정보통신전자공학부)
  • 발행 : 2004.12.01

초록

본 논문에서는 RSA 공개키 암호화 알고리즘을 위한 효율적인 Radix-4 시스톨릭 VLSI 아키텍쳐를 제안하였다. 모듈러 곱셈 알고리즘의 이터레이션 단순화와 효율적인 시스톨릭 매핑으로 제안된 구조는 n-비트 모듈러 멱승 연산을 n$^{2}$ 클럭 싸이클에 수행한다. 각 지수 처리 단계에서 두 개의 모듈러 곱셈, M$_{i}$와 P$_{i}$는 중첩되어 연산되며 따라서 제안된 하드웨어의 이용도(hardware utilization)는 100%이다. 또한 RSA 암호화를 위한 총 모듈러 곱셈의 횟수를 줄이기 위하여 지수를 Radix-4 SD(Signed Digit) 수체계를 이용하여 인코딩하였다. 이로 인하여 지수의 NZ(non-zero) 디지트가 약 20% 감소되어 성능이 향상되었다. 기존의 방법들과 비교하였을 때, 제안된 구조는 비교적 적은 하드웨어를 사용하여 우수한 성능을 보였으며 개선된 Montgomery 알고리즘을 바탕으로 한 제안된 구조는 지역성, 규칙성, 확장성 등으로 VLSI 구현에 적합하다.

In this paper, an efficient radix-4 systolic VLSI architecture for RSA public-key cryptosystem is proposed. Due to the simple operation of iterations and the efficient systolic mapping, the proposed architecture computes an n-bit modular exponentiation in n$^{2}$ clock cycles since two modular multiplications for M$_{i}$ and P$_{i}$ in each exponentiation process are interleaved, so that the hardware is fully utilized. We encode the exponent using Radix-4. SD (Signed Digit) number system to reduce the number of modular multiplications for RSA cryptography. Therefore about 20% of NZ (non-zero) digits in the exponent are reduced. Compared to conventional approaches, the proposed architecture shows shorter period to complete the RSA while requiring relatively less hardware resources. The proposed RSA architecture based on the modified Montgomery algorithm has locality, regularity, and scalability suitable for VLSI implementation.

키워드

참고문헌

  1. R. L. Rivest, A. Shamir, and L. Adelman. 'A method for obtaining digital signatures and public-key cryptosystem,' Comm. ACM, vol.21, no.2, pp. 120-126,1978 https://doi.org/10.1145/359340.359342
  2. P. L. Montgomery, 'Modular multiplication without trivial division,' Math. Comput. Vol.44, pp.519-521, 1985 https://doi.org/10.2307/2007970
  3. P. S. Chen, S. A. Hwang, and C. W Wu, 'A systolic RSA public keycryptosystem,' in Proc.IEEE Int. Symp. Circuits Syst, pp.408 411, May 1996
  4. C. Y. Su, S. A. Hwang, P. S.Chen and C. W. Wu 'An Improved Montgomery'sAlgorithm for High-Speed RSA Public-Key Cryptosystem,'IEEE Trans. VLSI Syst,No.2, June 1999
  5. J. L. Sheu, M. D. Shieh, C. H. Wu, and M. H. Sheu, ' A pipelinedof fast modular multiplication for RSA cryptography,' IEEE Int. Symp.Circuits and Systems, vol.2,pp121-124, 1998
  6. C. C. Yang, T. S. Chang, and C. W. Jen, 'A new RSA cryptosystem hardwarebased on Montgomery's algorithm,' IEEE Trans. CAS II, vol.45, no.7, pp.908-913, July 1998
  7. J. S. Chiang and J. K. Chen, 'An efficient VLSI architecture for RSA public-key cryptosystem,' Proc. IEEE Intl. Symp. on Circuits and Systems, pp.496-499, 1999
  8. C. Y. Su and C. W. Wu, 'A practical VLSI architecture for RSA public-key cryptography,' Proc. 6th VLSI Design/CAD Symp., pp.273-276, 1995
  9. C. Zhang, H Martin, and D. Yun, 'Parallelalgorithms and systolic array design for RSAcryptosystem,' Proc. IEEE Intl. Conf. on Systolic Arrays, pp.341-350, 1988
  10. K. Hwang, 'Computer arithmetic: principles, architecture, and design,' Wiley, 1979
  11. A. Menezes, P. Oorschot, and S. Vanstone, 'Handbook of applied cryptography,' CRC Press, 1997
  12. K. Parhi, 'VLSI digital signal processing systems: design and implementation,' Wiley, 1999