Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Efficient FFT Algorithm and Hardware Implementation for High Speed Multimedia Communication Systems

고속 멀티미디어 통신시스템을 위한 효율적인 FFT 알고리즘 및 하드웨어 구현

  • 정윤호 (연세대학교 전기전자공학과) ;
  • 김재석 (연세대학교 전기전자공학과)
  • Published : 2004.05.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we propose an efficient FFT algorithm for high speed multimedia communication systems, and present its pipeline implementation results. Since the proposed algorithm is based on the radix-4 butterfly unit, the processing rate can be twice as fast as that based on the radix-2$^3$ algorithm. Also, its implementation is more area-efficient than the implementation from conventional radix-4 algorithm due to reduced number of nontrivial multipliers like using the radix-23 algorithm. In order to compare the proposed algorithm with the conventional radix-4 algorithm, the 64-point MDC pipelined FFT processor based on the proposed algorithm was implemented. After the logic synthesis using 0.6${\mu}{\textrm}{m}$ technology, the logic gate count for the processor with the proposed algorithm is only about 70% of that for the processor with the conventional radix-4 algorithm. Since the proposed algorithm can be achieve higher processing rate and better efficiency than the conventional algorithm, it is very suitable for the high speed multimedia communication systems such as WLAN, DAB, DVB, and ADSL/VDSL systems.

본 논문에서는 고속 멀티미디어 통신 시스템을 위한 효율적인 FFT 알고리즘과 이의 하드웨어 구현 결과를 제시한다. 제안된 알고리즘은 radix-4 버터플라이 연산자를 기반으로 구현되어 기존의 radix-2 버터플라이 연산자 기반의 알고리즘에 비해 2배의 처리율(processing rate)을 갖으며, 또한 radix-2³ 알고리즘의 비단순 승산기의 수를 줄이는 특성을 그대로 이용하므로, 같은 처리율을 갖는 radix-4 알고리즘에 비해 저면적 구현이 가능한 장점을 갖는다. 제안된 알고리즘의 하드웨어 구현 및 검증을 위해 VHDL 언어를 이용하여 MDC 파이프라인 구조를 갖는 64-point FFT 프로세서를 설계하였다. 0.6㎛ 공정을 이용하여 논리 합성한 결과, 제안된 알고리즘을 이용하여 구현한 경우, 기존의 radix가 알고리즘을 이용하여 구현하는 경우보다 약 30%정도 면적 면에서 이득을 얻을 수 있음을 확인하였다. 고속 동작이 가능하며 동시에 면적 효율적인 특성으로 인해, 제안된 알고리즘은 무선 LAN 시스템, DAB 및 DVB 시스템, ADSL/VDSL 시스템 등 고속 멀티미디어 통신 시스템에 적합한 알고리즘이라 할 수 있다.

Keywords

References

  1. E. F. Casa and C. Leung, 'OFDM for Data Communication over Mobile Radio Channels', IEEE Trans. on Comm., Vol. 39, No. 5, pp. 783-793, May 1991 https://doi.org/10.1109/26.87141
  2. J. A. C. Bingham, 'Multi-carrier Modulation for Data Transmission : An Idea Whose Time Has Come', IEEE Comm. Magazine., Vol. 28, No. 5, pp. 5-14, May 1990 https://doi.org/10.1109/35.54342
  3. S. Bertazzoni, G. C. Cardarilli, M. Iannuccelli, M. Salmeri, A. Salsano, and O. Simonelli, '16-Point High Speed (I)FFT For OFDM Modulation', ISCAS98, Vol. 5, pp. 210-212, 1998 https://doi.org/10.1109/ISCAS.1998.694445
  4. Shousheng He and Mats Torkelson, 'Designing Pipeline FFT Processor for OFDM (de)Modulation', ISSSE'98, Vol. 2, pp. 945-950, 1998 https://doi.org/10.1109/ISSSE.1998.738077
  5. Bevan M. Baas, 'A 9.5mW $330{\mu}s$ 1024-point FFT Processor', IEEE Custom Integrated Circuits Conference, pp. 127-130, 1998 https://doi.org/10.1109/CICC.1998.694921
  6. E. H. Wold, and A. M. Despain, 'Pipeline and Parallel Pipeline FFT Processors for VLSI Implementation', IEEE Trans. on Comput., C-33(5), pp. 414-426, May 1984 https://doi.org/10.1109/TC.1984.1676458
  7. H. Stones, 'Parallel Processing with the Perfect Shuffle', IEEE Trans. on Comput., pp. 156-161, Feb. 1971
  8. Neil Weste and David J. Skellern, 'VLSI for OFDM', IEEE Communication Magazine, Vol. 36, No. 10, pp. 127-131, Oct. 1998 https://doi.org/10.1109/35.722148
  9. Earl E. Swartzlander, 'VLSI Signal Processing Systems', Kluwer Academic Publishers, pp. 125-133, 1986