Journal of IKEEE (전기전자학회논문지)

Institute of Korean Electrical and Electronics Engineers (한국전기전자학회)
권호 표지

A Design of an Adder and a Multiplier on $GF(2^2)$ Using T-gate

T-gate를 이용한 $GF(2^2)$상의 가산기 및 승산기 설계

  • Published : 2003.07.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we designed a adder and a multiplier using current mode T-gate on $GF(2^2)$. The T-gate is consisted of current mirror and pass transistor, the designed 4-valued T-gate used adder and multiplier on $GF(2^2)$. We designed its under 1.5um CMOS standard technology. The unit current of the circuits is 15㎂, and power supply is 3.3V VDD. The proposed current mode CMOS operator have a advantage of module by T-gate`s arrangement, and so we easily implement multi-valued operator.

본 논문에서는 유한체 $GF(2^2)$상에서의 가산기와 승산기를 전류모드인 T-gate를 이용하여 설계하였다. 제시된 회로는 전류 모드에서 동작하는 T-gate의 조합으로 가산 연산과 승산 연산을 수행하는 연산기를 설계하였다. T-gate는 전류 미러와 전송 게이트로 구성되며 4치 T-gate를 설계, 이를 이용하여 $GF(2^2)$의 가산기와 승산기를 1.5um CMOS 공정을 사용하였다. 전원전압은 DC 3.3V이며 단위 전류는 15uA이다. 본 논문에서 제시한 전류 모드 CMOS 연산기는 T-gate의 배열에 의한 모듈성의 이점을 가지고 있으므로 다치 T-gate를 구현하여 다치 연산기를 쉽게 구현할 수 있게 하였다.

Keywords

References

  1. IEEE Trans. on Comput. v.C-30 The Prospects for Multi-valued Logic: A Technology and Applications View K. C. Smith
  2. IEICE Trans. Electron v.E76-C no.3 Prospects of Multiple-Valued VLSI Processors T. Hanyu;M. Kameyama;T. Higuchi
  3. COMP. mag. Multiple-valued logic : A Tutorial and Appreciation K. C. Smith
  4. IEEE Trans. Comput. v.C-25 no.1 Galois switching functions and their application B.Benjauthrit;I. S. Reed
  5. IEEE Trans. Comput. v.C-18 no.3 A transform logic networks K. S. Menger
  6. IEEE Trans. Comput. v.C-34 no.8 VLSI architectures for computing multiplications and inverses in GF($2^{m}$) C. C. Wang;T. K. Truong;H. M. Shao;L. J. Deutsch;J. K. Omura;I. S. Reed
  7. IEEE Trans. Comput. v.C-34 no.5 A VLSI design of a pipelining Reed-solomon decoder H. M. Shao;T. K. Truong;L. J. Deutch;J. H. Yaeh;I. S. Reed
  8. Proc. 23th ISMVL Current-mode CMOS Galois field circuits Z. Zilic;Z. Vranesic
  9. Proc. 16th ISMVL Current-mode CMOS high-radix circuits S. P. Onneweer;H. G. Kerkhoff
  10. IEEE Trans. Comput. v.37 no.10 Modular Decomposition of combinational Multiple-Valued circuits K. Y. Fang;A. S. Wojcik
  11. Multiple-valued logic design an introduction George Epstein
  12. IEICE Trans. Electron v.E80-C no.7 Design and Implementation of a Low-Power Multiple-Valued Current-Mode Integrated Circuit with Current-Source Control T. Hanyu;S. Kazama;M. Kameyama
  13. ISMVL 30th Demonstration of a novel multiple-valued T-gate using multiple-junction surface tunnel transistors and its application to three-valued data flip-flop T. Uemura;T. Baba