Journal of Broadcast Engineering (방송공학회논문지)

The Korean Institute of Broadcast and Media Engineers (한국방송∙미디어공학회)
권호 표지

Design of Video Processor for Multi-View 3D Display

다시점 3차원 디스플레이용 비디오 프로세서의 설계

  • Published : 2003.12.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, a multi-view 3D video processor was designed and implemented with several FPGAs for real-time applications. The 3D video processor receives 2D images from cameras (up to 16 cameras) and converts then to 3D video format for space-multiplexed 3D display. It can cope with various arrangements of 3D camera systems (or pixel arrays) and resolutions of 3D display. Tn order to verify the functions of 3D video Processor. some evaluation-board were made with five FPGAs.

FPGA를 사용하여 실시간 응용 가능한 다시점 3차원 비디오 프로세서를 설계 및 구현하였다. 본 연구에서 설계된 3차원 비디오 프로세서는 최대 16시점으로부터의 2차원 비디오 신호를 입력받아 공간분할방식의 3차원 비디오 신호로 변환해주는 역할을 한다. 3차원 카메라 시스템의 다양한 구조에 대응이 가능하며, 또한 다양한 해상도의 3차원 디스플레이 장치에 대응이 가능하도록 설계하였다. 5개의 FPGA를 사용한 검증보드를 제작하여 3차원 비디오 프로세서의 기능을 검증하였다.

Keywords

References

  1. A. Puri, R. V. Kollarits and B. G. Haskell, 'Basics of stereoscopic video, new compression results with MPEG-2 and a proposal for MPEG-4', Signal Processing : Image Communication, vol. 10, pp.201-234, 1997
  2. M. Okui, F. Okano and I. Yuyama, "A study on scanning methods for a field-sequential stereoscopic display",IEEE Trans. Circuit and Systems for Video Technology, vol. 10, no. 2, pp. 244-253, 2000
  3. I. Sexton and P. Surman, 'Stereoscopic and autostereoscopic display systems', IEEE Signal Processing Magazine, vol. 16, no. 3, pp. 85-99, 1999
  4. C. van Berkel, D. W. Parker and A. R. Franklin, 'Multi-view 3D LCD', Proc. SPIE, vol. 2653, pp. 32-39, 1996
  5. G. de Haan, and E. B. Bellers, 'Deinterlacing - An Overview', Proceeding of the IEEE, vol. 86, No. 9, pp. 1839-1857, 1998