Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A Direct Digital Frequency Synthesizer Using Quantization ROM And Error ROM

양자화롬과 오차롬을 사용한 직접 디지털 주파수 합성기

  • 양병도 (한국과학기술 전자전산학과) ;
  • 성기혁 (한국과학기술 전자전산학과) ;
  • 김영준 (한국과학기술 전자전산학과) ;
  • 김이섭 (한국과학기술 전자전산학과)
  • Published : 2003.02.01
Download PDF
⟨ Previous Next ⟩

Abstract

A new direct digital frequency synthesizer (DDFS) is proposed. The DDFS uses a new ROM compression method that divides each ROM in the conventional DDFS into two ROMs (a quantization ROM and an error ROM). The total size of the ROMs in the proposed DDFS is significantly reduced compared to the original ROM. The ROM compression ratio of 78 is achieved for a DDFS with 12bit output data. A DDFS with 12bit output data for sine function was implemented in a 0.35${\mu}{\textrm}{m}$ CMOS technology. The power dissipation is 9.56㎽ at 100MHz with 3.3V and the maximum operating clock frequency is 330MHz.

새로운 직접 디지털 주파수 합성기(DDFS)가 제안되었다. 제안된 DDFS는 기존의 DDFS 에서의 각 롬(ROM)들을 양자화롬과 오차롬으로 나누어 저장하는 새로운 롬 압축 방식을 사용한다. 제안된 DDFS에서의 전체 롬 크기는 기존의 롬에 비하여 상당히 줄어들었다. 12비트 출력 데이터를 가지는 DDFS의 경우, 롬 압축률은 78분의 1에 이른다. 성능 검증을 위하여 사인 함수의 12비트 출력 데이터를 가지는 DDFS가 0.35㎛ CMOS 공정으로 구현되었다. 3.3V전원과 100㎒ 클럭에서의 소모 전력은 9.36㎽이고 최고 동작 클럭 주파수는 330㎒이다.

Keywords

References

  1. D. A. Sunderland, R. A. Strauch, S. S. Wharfield, H. T. Peterson, and C. R. Cole, 'CMOS/SOS frequency synthesizer LSI circuit for spread spectrum communications', IEEE JSSC, Aug. 1984, pp. 497-505
  2. H. T. Nicholas, H. Samueli, and B. Kim, 'The optimization of direct digital frequency synthesizer performance in the presence of finite word length effects', in 42nd Auun. Frequency Control Symp. 1988, pp. 356-363 https://doi.org/10.1109/FREQ.1988.27625
  3. H. T. Nicholas, and H. Samueli, 'A 150-MHz direct digital frequency synthesizer in 1.25um CMOS with -90-dBc spurious performance', IEEE JSSC, Dec. 1991, pp. 1959-1969
  4. L. K. Tan, and H. Samueli, 'A 200-MHz quadrature digital synthesizer', IEEE JSSC, Mar. 1995, pp. 193-200 https://doi.org/10.1109/4.364432
  5. J. Vankka, 'Methods of Mapping from Phase to Sine Amplitude in Direct Digital Synthesis', IEEE Tr. on ultrasonics, ferroelectrics, and frequency control, Mar. 1997, pp. 526-534 https://doi.org/10.1109/58.585137
  6. J. Vankka, M. Waltari, M. Kosunen and K. A. I. Halonen, 'A Direct Digital Synthesizer with an On-Chip D/A Converter', IEEE JSSC, Feb. 1998, pp. 218-227 https://doi.org/10.1109/4.658623
  7. A. Bellaouar, M. S. O'brecht, A. M. Fahim, and M. I. Elmasry, 'Low-Power Direct Digital Synthesis for Wireless Communication', IEEE JSSC, Mar. 2000, pp. 385-390 https://doi.org/10.1109/4.826821
  8. Byung-Do Yang, Ki-Hyuk Sung, Young-Joon Kim, Lee-Sup Kim, Seon-Ho Han, and Hyun-Kyu Yoo, 'A Direct Digital Frequency Synthesizer Using A New ROM Compression Method', ESSCIRC2001, pp. 288-291