The Magazine of the IEIE (전자공학회지)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

SOC를 위한 효율적인 IP 재활용 방법론

  • Published : 2002.01.01
Download PDF
⟨ Previous Next ⟩

Abstract

VLSI 기술의 발전은 보다 많은 양의 로직을 단일 칩에 집적 가능하게 했고, 이는 System-on-a-chip 시대의 도래를 가능하게 했다. System-on-a-chip을 가능하게 하기 위해서는 많은 종류의 IP (Intellectual Property)가 필요하고, 공정 변환을 쉽게 하기 위해서는 합성이 가능한 RTL 설계가 절실히 요구된다. 본 논문은 이러한 요구에 부응하기 위해서 hard macro 형태의 기존의 IP로 부터 합성 가능한 IP를 자동 생성해 주는 ART(Automatic RTL Translation)로 명명된 기법에 관한 것이다. 제안된 ART 기법을 이용하여 80C52 호환의 8-bit MCU(Micro-controller Unit)의 합성 가능한 RTL model을 자동 생성하였고, 개발된 Soft IP를 이용하여 TCP/IP 전용 MCU를 표함해서 다양한 제품들을 개발하였다.

Keywords

References

  1. Reuse Methodology Manual for System-on-a-Chip Designs Michael Keating;Pierre Bricaud
  2. Verilog-XL reference manual Cadence Design Systems, Inc.
  3. Digital Logic and Computer Design M. Morris Mano
  4. Chrysalis Symbolic Design Design VERIFYer reference manual
  5. Advanced Programming in the UNIX Environment W. Richard Stevens
  6. Synopsys Design Compiler Family Reference
  7. EPIC group of Synopsys PathMill reference manual
  8. Avante Apollo reference manual
  9. 8-bit MCU for TCP/IP A Manual of HMS91C7432