대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

최소화된 Power line noise와 Feedthrough current를 갖는 저 전력 SDRAM Output Buffer

A Low Power SDRAM Output Buffer with Minimized Power Line Noise and Feedthrough Current

  • 류재희 (홍익대학교 전자전기공학부)
  • Ryu, Jae-Hui (Dept. of Electronic and Electrical Engineering, Hongik University)
  • 발행 : 2002.08.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

낮은 전력선 잡음과 피드쓰루 전류를 갖는 저전력 SDRAM 출력 버퍼가 소개된다. 다수의 I/O를 갖는 SDRAM 출력 버퍼에 있어서, 제안된 언더슈트 방지 회로를 통하여, 피드쓰루 전류의 감소뿐 아니라, 전력소모의 감소가 가능하다. 효율적인 피드백 방법을 사용한 풀다운 드라이버를 사용하여, 접지선 잡음을 감소시킬 수 있다. 기존의 회로에 비하여 접지선 잡음은 66.3%, 순간 전력소모는 27.5%, 평균 전력 소모는 11.4% 감소되었다.

A low power SDRAM output buffer with reduced power line noise and feedthrough current is presented. In multi I/O SDRAM output buffer, feedthrough current as well as the corresponding power dissipation are reduced utilizing proposed undershoot protection circuits. Ground bounce is minimized by the pull down driver using intelligent feedback scheme. Ground bounce noise is reduced by 66.3% and instantaneous and average power are reduced by 27.5% and 11.4%, respectively.

키워드

참고문헌

  1. E. Chioffi, F. Malovberti, G. Marchesi, G. Torelli, 'High Speed Low-Switching Noise CMOS Memory Data Output Buffer', IEEE J. of Solid state Circuit, Vol. 29, No. 11, Nov. 1994 https://doi.org/10.1109/4.328637
  2. Thaddeus J. Gabara, Wilhelm C. Fischer, John Harrington, Willan W. Troutman, 'Forming Damped LRC Parasitic Circuits in Simultaneously Switched CMOS Output Buffers', IEEE J. of Solid state Circuit, Vol. 32, No. 3, March 1997 https://doi.org/10.1109/4.557639
  3. Neil H. E. Weste Kamran Eshraghian, 'Principles of CMOS VLSI Design', Second Edition, pp. 231-238, 1994