The Journal of Korean Institute of Communications and Information Sciences (한국통신학회논문지)

The Korean Institute of Commucations and Information Sciences (한국통신학회)
권호 표지

A High-speed/Low-power CSD Linear Phase FIR Filter Structure Using Vertical Common Sub-expression

수직 공통패턴을 사용한 고속/저전력 CSD 선형위상 FIR 필터 구조

  • 장영범 (이화여자대학교 정보통신학과) ;
  • 양세정 (이화여자대학교 정보통신학과)
  • Published : 2002.04.01
Download PDF
⟨ Previous Next ⟩

Abstract

In the high-speed/low-power digital filter applications like wireless communication systems, canonical signed digit(CSD) linear phase finite impulse response(FIR) filter structures are widely investigated. In this paper, we propose a high-speed/low-power CSD linear phase FIR filter structure using vertical common sub-expression. In the conventional linear phase CSD filter, horizontal common sub-expressions are utilized due to the inherent horizontal common sub-expression of symmetrical filter coefficients. We use the fact that their MSBs are also equal since adjacent filter coefficients have similar values in the linear phase filter Through the examples, it is shown that our proposed structure is more efficient in case that precision of implementation is lower, and tap length are longer.

Digital If(Intermediate frequency) 처리단과 같은 고속과 저전력을 요구하는 필터에서 덧셈기만을 사용하여 CSD(Canonical Signed Digit)형의 필터계수들을 구현하는 구조가 널리 연구되고 있다. 본 논문에서는 CSD형의 선형위상 FIR(Finite Impulse Response) 필터에서 수직의 공통패턴을 공유하는 구조를 제안한다. 선형위상 FIR 필터를 CSD형의 코드를 사용하여 구현할 때에, 선형위상의 계수대칭의 특성 때문에 수평 공통패턴의 방식이 사용되어 왔다. 그러나 본 논문에서는 선형위상 필터는 근접해 있는 계수들끼리 근사의 값을 갖기 때문에 MSB가 같다는 것을 이용하여 수직 공통패턴을 사용하는 방식을 제안하였다. 제안된 방식은 구현의 정세도가 낮을수록, 구현하는 탭의 길이가 길수록 더욱 효과가 큼을 예제를 통하여 보였다. 따라서 제안된 방식은 고 고속/저전력 구현을 요하는 이동 통신용 필터에서 사용하기에 적합한 필터임을 보였다.

Keywords

References

  1. R. W. Reitwiesner, 'Binary arithmetic,' in Advances in Computers, New York: Academic, vol. 1, PP. 231-308, 1966
  2. K. Hwang, Computer Arithmetic: Principles, Architecture, and Design, New York: Wiley, 1979
  3. R. I. Hartley, 'Subexpression sharing in filters using canonic signed digit multipliers,' IEEE Trans. Circuits and Systems-II: Analog and Digital Signal Processing, vol. 43, PP. 677-688, Oct. 1996 https://doi.org/10.1109/82.539000
  4. M. Yagyu, A. Nishihara, and N. Fujii, 'Fast FIR digital filter structures using minimal number of adders and its application to filter design,' IEICE Trans. Fundamentals of Electronics Communications & Cornputer Sciences, vol. E79-A, PP. 1120-1129, Aug. 1996
  5. H. Samueli, 'An improved search algorithm for the design of multiplierless FIR filters with powers-of two coefficients,' IEEE Trans. Circuits and Systems, vol. 36, Jul. 1989
  6. Kim, 'Approximate processing for low-power digital filtering using variable canonic signed digit coefficients,' IEE Electronics Letters, vol. 36, pp. 11-13, 6th Jan. 2000 https://doi.org/10.1049/el:20000050
  7. R. Hawley, T. Lin, and H. Samueli, 'A silicon complier for high-speed CMOS multirate FIR digital filters,' Proc. IEEE Intemational Symposium on Circuits and Systems, San Diego, CA, pp. 1348-1351, May 1992