An Efficient 2-dimensional Addressing Mode for Image Processor

영상처리용 프로세서를 위한 효율적인 이차원 어드레스 지정 기법

  • Go, Yun-Ho (Korea Advanced Institute of Science and Technology) ;
  • Yun, Byeong-Ju (Korea Advanced Institute of Science and Technology) ;
  • Kim, Seong-Dae (Korea Advanced Institute of Science and Technology)
  • Published : 2001.09.01

Abstract

In this paper, we propose a new addressing mode, which can be used for programmable image processor to perform image-processing algorithms effectively. Conventional addressing modes are suitable for one-dimensional data processing such as voice, but the proposed addressing mode consider two-dimensional characteristics of image data. The proposed instruction for two-dimensional addressing requires two operands to specify a pixel and doesn't require any change of memory architecture. The proposed two-dimensional addressing mode for image processor has the following advantages. The proposed instruction combines several instructions to load a pixel data from an external memory to a register. Hence, the proposed instruction reduces required code size so that it satisfies high performance and low power requirements of image processor. In addition, it uses inherent two-dimensional characteristics of image data and offers user-friendly instruction to assembler programmer The proposed two-dimensional addressing mode is applicable to DSP, media processor, graphic device, and so on. In this paper, we propose a new concept of two-dimensional addressing mode and an efficient hardware implementation method of it.

본 논문에서는 프로그램 가능한 하드웨어 장치에서 영상 처리를 효율적으로 수행하기 위한 새로운 메모리 어드레스 지정 방법(addressing mode)을 제안한다. 기존의 어드레스 지정 방법은 음성과 같은 일차원적인 형태의 데이터 처리에 적합한 반면, 제안된 메모리 어드레스 지정 기법은 영상 데이터의 이차원적인 특성을 고려한 새로운 메모리 어드레스 지정 기법이다. 제시된 기법은 기존의 메모리 구조를 바꾸지 않으면서도 이차원 데이터의 위치를 표시할 수 있는 두개의 오퍼랜드를 입력으로 메모리에 저장된 영상데이터 값을 처리는 명령어이다. 이차원적인 특성을 지니는 새로운 메모리 어드레스 지정 기법은 다음과 같은 장점을 지닌다. 먼저, 기존 하드웨어에서 여러 명령어에 걸쳐 수행해야 할 작업을 통합함으로써, 수행해야 할 프로그램의 코드 사이즈를 줄여 하드웨어의 성능을 높임과 동시에 근래 무선 응용 분야에서 요구되는 저전력 동작을 가능하게 한다. 아울러, 영상 데이터가 가지는 이차원적인 특성을 그대로 반영하므로, 사용자가 보다 쉽게 어셈블러를 통해 어플리케이션을 프로그램 할 수 있다. 이와 같은 이차원적인 메모리 어드레스 지정 기법은 각종 DSP, media processor, 그래픽 장치 등에 이용될 수 있다. 본 논문에서는 이러한 이차원 메모리 어드레스 지정 기법의 개념을 제안함과 동시에, 이를 효율적으로 구현하기 위한 하드웨어 구조를 제시한다.

Keywords

References

  1. K. Aono, M. Toyokura, T. Araki, A. Ohtani, H. Kodoma, and K. Okamoto, 'A Video Digital Signal Processor with a Vector-Pipeline Architecture,' IEEE Journal of Solid-State Circuits, vol. 27, no. 12, pp. 1886-1894, December 1992 https://doi.org/10.1109/4.173119
  2. H. Igura, Y. Naito, K. Kazama, I. Kuroda, M. Motomura, M. Yamashina, 'An 800-MOPS 110-mW, 1.5-V, Parallel DSP for Mobile Multimedia Processing,' IEEE Journal of Solid-State Ciruits, vol. 33, no. 11, pp. 1820-1828, November 1998 https://doi.org/10.1109/4.726583
  3. K. Okamoto, T. Jinbo, T. Araki, Y. lizuka, H. Nakajima, M. Takahata, H.Inoue, S. Kurohmaru, T. Yonezawa, and K. Aono, 'A DSP for DCT-Based and Wavelet-Based Video Codecs for Consumer Applications,' IEEE J. Solid-State Circuits, vol. 32, no. 3, pp. 460-467, March 1997 https://doi.org/10.1109/4.557649
  4. R. Chellappa, B. Girod, D. C. Munson Jr., A. Murant Tekalp, and M. Vetterli, 'The Past, Present, and Future of Image and Multidimensional Signal Processing,' IEEE Signal Processing Magazine, pp. 21-58, March 1998 https://doi.org/10.1109/79.664673
  5. ITU-T Telecom. Standardization Sector of ITU, 'Video Coding for Low Bit Rate Communication,' TU-T Recommendation H.263, March 1996
  6. J. L. Hennessy, and D. A. Patterson, Computer Architecture and Quantitative Approach, Morgan Kaufmann, pp. 96-360, 1996