Journal of KIISE:Computing Practices and Letters (한국정보과학회논문지:컴퓨팅의 실제 및 레터)

Korean Institute of Information Scientists and Engineers (한국정보과학회)
권호 표지

A High-Speed Hardware Design of IDEA Cipher Algorithm by Applying of Fermat′s Theorem

Fermat의 소정리를 응용한 IDEA 암호 알고리즘의 고속 하드웨어 설계

  • 최영민 (한국항공대학교 통신정보공학과) ;
  • 권용진 (한국항공대학교 통신정보공학과)
  • Published : 2001.12.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we design IDEA cipher algorithm which is cryptographically superior to DES. To improve the encryption throughput, we propose an efficient design methodology for high-speed implementation of multiplicative inverse modulo $2^{15}$+1 which requires the most computing powers in IDEA. The efficient hardware architecture for the multiplicative inverse in derived from applying of Fermat's Theorem. The computing powers for multiplicative inverse in our proposal is a decrease 50% compared with the existing method based on Extended Euclid Algorithm. We implement IDEA by applying a single iterative round method and our proposal for multiplicative inverse. With a system clock frequency 20MGz, the designed hardware permits a data conversion rate of more than 116 Mbit/s. This result show that the designed device operates about 2 times than the result of the paper by H. Bonnenberg et al. From a speed point of view, out proposal for multiplicative inverse is proved to be efficient.

본 논문에서는 DES 보다 암호학적 강도가 뛰어난 것으로 알려져 있는 IDEA 알고리즘에서 가장 많은 계산량이 요구되는 모듈러 2$^{16}$ +1에 대한 곱셈의 역원 연산을 페르마의 소정리를 응용하여 IEDA의 처리 속도를 향상시키는 방법을 제안한다. 본 논문에서 제안하고 있는 페르마 소정리를 응용한 모듈러 2$^{16}$ +1에 대한 곱셈의 역원 연산 방식은 기존의 확장 유클리드 알고리즘을 적용한 방식보다 필요한 연산 횟수를 약 50%정도 감소시킨다. 제안한 곱셈의 역원 방식을 적용하여 단일 라운드 반복 구조로 설계한 IDEA 하드웨어의 최대 동작 주파수는 20 MHz이고 게이트 수는 118,774 gate이며 처리 속도는 116 Mbits/sec이다. 동일한 단일 라운드 반복 구조로 설계된 H.Bonnenberg에 의한 기존의 연구보다 처리속도가 약 2배정도 빠르다. 이것은 본 논문에서 제안한 모듈러 2$^{16}$ +1에 대한 곱셈의 역원 연산 방식이 속도면에서 효율적임을 나타내고 있다.

Keywords

References

  1. Kris Gaj, Pawel Chodowiec, 'Fast implementation and fair comparison of the final candidates for Advanced Encryption Standard using Field Programmable Gate Arrays,' Proc RSA Security Conference-Crvptographer's Track San Francisco, CA, April 8-12, 2001
  2. Bruce Schneier, Applied Cryptography, John Wiey & Sons, Inc, 1994
  3. X. Lai and J. L. Messay, 'A proposal for a new block encryption standard,' In Advance in Cryptology-EUROCRYPT'90, pp 389-404, Berlin, 1990
  4. Helger Lipmaa homepage, http://www.tml.hut.fi/~helger/fastidea, 2001. 6. 1
  5. H. Bonnenberg, A. Curiger, N. Felber, H. Kaeslin, X. Lai, 'VLSI implementation of a new block cipher,' 1991 IEEE Int Conf. Computer Design: VLSI in computer and Processor. pp 510-513, 1991 https://doi.org/10.1109/ICCD.1991.139960
  6. 김응태, 박승안, 정수론, 경문사, 1997년 4월
  7. Zhongde Wan, Jullien G.A, Miller W.C. 'An algorithm for multiplication modulo ($2^n$+1),' Signals, Systems and Computers, Conference Record of the Twenty-Ninth Asilomar Conference, pp 956-960, 1995
  8. A. Curiger, H. Bonnenberg, and H. Kaestin, 'Regular VLS1. architectures for multiplication modulo ($2^n$+1),' IEEE Solid-State Circuits, vol. 26, no. 7. pp. 990-994, July 1991 https://doi.org/10.1109/4.92018
  9. Ashur. A.S., Ibrahim. M.K., Azzoun, A, 'Area-time efficient diminished-1 multiplier for Fermat number transform,' Electronics Letters, Vol 30, pp: 1640 -1641. Sep. 1994 https://doi.org/10.1049/el:19941146
  10. Salomao. S.L.C , de Alcantara, J.M.S, Alves, V.C., Franca, F.M.G., 'Improved IDEA:' Integrated Circuits and Systems Design, 2000. Proceedings. 13th Symposium on, pp. 47-52. 2000
  11. Philip Zimmermann, PGP Source Code and Internals, MIT Press, 1994
  12. 최영민, 권용진, 'FPGA를 이용한 효율적인 IDEA 칩설계', 전자정보통신공학 논문지, 1999년 12월
  13. MediaCrypt Homepage, http://www.media-crypt.com, 2001. 6. 1