A QPSK clock recovery circuit based on a combined filter

결합 보간 필터를 이용한 QSPK Clock Recovery 회로

  • 신은정 (ETRI(무선방송기술연구소)) ;
  • 장일순 (ETRI(무선방송기술연구소)) ;
  • 김응배 (ETRI(무선방송기술연구소)) ;
  • 조경록 (충북대학교 정보통신공학과 통신회로 및 시스템 연구실)
  • Published : 2001.06.01

Abstract

본 논문에서는 클럭 동기 회로에 사용되는 다차 함수 형태의 결합 필터를 선형 근사화 하는 알고리즘을 제안하고 이를 하드웨어로 구현한다. 정합 필터와 보간필터에 의한 클럭 동기회로는 수신기를 전 디지털 회로를 구현하기 위해 선호되지만 계산량이 증가하는 단점이 있다. 본 논문에서는 정합 필터의 임펄스 응답을 갖는 결합 보간 필터를 구현하고, base 함수의 적용을 선형 근사화 하여 필터의 계산량을 감소시켰다. 본 논문에서는 선형 근사화된 결합 보간 필터의 동작을 Matlab을 통한 시뮬레이션과 ALTERA Chip으로 테스트하였다.

Keywords