전기전자학회논문지 (Journal of IKEEE)

  • 제4권2호
  • /
  • Pages.181-191
  • /
  • 2000
  • /
  • 1226-7244(pISSN)
  • /
  • 2288-243X(eISSN)
한국전기전자학회 (Institute of Korean Electrical and Electronics Engineers)
권호 표지

저전력 CMOS On-Chip 기준전압 발생회로

Low-Power CMOS On-Chip Voltage Reference Circuits

  • 발행 : 2000.12.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 증식형 MOS 트랜지스터와 저항만을 사용하여 기준전압을 발생하기 위한 두 가지 방법을 제안하였다. 첫 번째 방법은 문턱전압에 비례하는 전압성분과 열전압에 비례하는 전압성분을 합하여 온도보상을 하는 전압모드 방식이고, 두 번째는 문턱전압에 비례하는 전류성분과 열전압에 비례하는 전류성분을 합하여 온도보상을 하는 전류모드 방식이다. 설계된 회로들을 $0.65{\mu}m$ n-well CMOS 공정 페러미터를 사용하여 HSPICE 모의실험한 결과, 전압모드 회로의 경우 공급전압에 대한 변화율은 $-30^{\circ}C{\sim}130^{\circ}C$의 온도범위에서 0.21%/V 이하이고, 온도에 대한 변화율은 $3V{\sim}12V$의 공급전압 범위에서 $48.0ppm/^{\circ}C$ 이하이다. 전류모드 회로의 경우는 공급전압에 대한 변화율이 $-30^{\circ}C{\sim}130^{\circ}C$의 온도범위에서 0.08%/V 이하이고, 온도에 대한 변화율은 $4V{\sim}12V$의 공급전압 범위에서 $38.2ppm/^{\circ}C$ 이하이다. 또한 전력소모는 5V, $30^{\circ}C$일 때 전압모드 경우와 전류모드 경우 각각 $27{\mu}W$와 $65{\mu}W$로 저전력 특성을 보인다. 제작된 전압모드 기준전압 발생회로를 측정한 결과, 공급전압에 대한 변화율은 $30^{\circ}C{\sim}100^{\circ}C$의 온도범위에서 0.63%/V 이하이고, 온도에 대한 변화율은 $3.0{\sim}6.0V$의 공급전압 범위에서 $490ppm/^{\circ}C$ 보다 작다. 제안된 회로들은 구조가 간단하기 때문에 설계가 용이하고, 특히 전류모드의 경우 넓은 범위의 기준전압 발생이 가능하다는 장점을 갖는다.

In this paper, two schemes of generating reference voltages using enhancement-mode MOS transistors and resistors are proposed. The first one is a voltage-mode scheme where the temperature compensation is made by summing a voltage component proportional to a threshold voltage and a voltage component proportional to a thermal voltage. In the second one, that is a current-mode scheme, the temperature compensation is made by summing a current component proportional to a threshold voltage and a current component proportional to a thermal voltage. The designed circuits have been simulated using a $0.65{\mu}m$ n-well CMOS process parameters. The voltage-mode circuit has a temperature coefficient less than $48.0ppm/^{\circ}C$ and a power-supply(VDD) coefficient less than 0.21%/V for a temperature range of $-30^{\circ}C{\sim}130^{\circ}C$ and a VDD range of $3V{\sim}12V$. The current-mode circuit has a temperature coefficient less than $38.2ppm/^{\circ}C$ and a VDD coefficient less than 0.8%/V for $-30^{\circ}C{\sim}130^{\circ}C\;and\; 4V{\sim}12V$. The power consumption of the voltage-mode and current-mode circuits are $27{\mu}W\;and\;65{\mu}W$ respectively for 5V and $30^{\circ}C$. Measurement results show that the voltage-mode reference circuit has a VDD coefficient less than 0.63%/V for $30^{\circ}C{\sim}100^{\circ}C$ and has a temperature coefficient less than $490ppm/^{\circ}C\;for\;3V{\sim}6V$. The proposed reference circuits are simple and thus easy to design. The proposed current-mode reference circuit can be designed to generate a wide range of reference voltages.

키워드

참고문헌

  1. IEEE J. Solid-State Circuits v.sc-6 NEW developments in Ie voltage regulators Widlar, R.J.
  2. IEEE J. Solid-State Circuits v.sc-9 A simple three-terminal 1C bandgap reference Brokaw, A.P.
  3. IEEE J. Solid-State Circuits v.sc-18 A low-power differential CMOS bandgap reference Song, Bang-Sup;Gray, Paul R.
  4. IEEE J. Solid-State Circuits v.30 Low supply voltage high PSRR voltage reference in CMOS process Tham, Khong-Meng;Nagarj, Knishnaswamg
  5. IEEE J. Solid-State Circuits v.sc-13 A new NMOS temperature-stable voltage reference Blauschild, R.A.;Tucci, P.A.;Muller, R.S.;Meyer, R.G.
  6. IEEE J. Solid-State Circuits v.sc-28 Temperature-stabilized SOI voltage reference based on threshold voltage difference between enhancement depletion NMOSFET's Song, H.J.;Kim, C.K.
  7. 대한전자공학회 논문지 v.34;C no.14 저전압용 CMOS 온-칩 기준전압 및 전류 회로 김민정;이승훈
  8. 대한전자공학회 논문지 v.34;C no.12 제곱근 회로를 이용한 온도와 공급전압에 둔감한 CMOS 정전류원 이철희;손영수;박홍준
  9. 제2회 IDEC MPW 발표회 논문집 CMOS enhancement-mode 기준 전압 발생기 설계 김재준;서윤득;김범섭
  10. 대한전자공학회 추계종합학술대회 논문집 CMOS 기준 전압 발생기 최용;김명식
  11. CMOS Circuit Design, Layout and Simulation Jacob Baker, R.;Li, Harry W.;Boyce, David E.