Electrical Characteristics of Pt/SBT/${Ta_2}{O_5}/Si$ Structure for Non-Volatile Memory Device

비휘발성 메모리를 위한 Pt/SBT/${Ta_2}{O_5}/Si$ 구조의 전기적 특성에 관한 연구

  • 박건상 (고려대학교 재료공학과) ;
  • 최훈상 (고려대학교 재료공학과) ;
  • 최인훈 (고려대학교 재료공학과)
  • Published : 2000.03.01

Abstract

$Ta_2_O5$ and $Sr_0.8Bi_2.4Ta_2O_9$ films were deposited on p-type Si(100) substrates by a rf-magnetron sputtering and the metal organic decomposition (MOD), respectively.The electrical characteristics of the $Pt/SBT/Ta_2O_5/Si$ structure were obtained as the functions of $O_2$ gas flow ratio during the $Ta_2_O5$ sputtering and $Ta_2_O5$ thickness. And to certify the role of $Ta_2_O5$ as a buffer layer, the electrical characteristics of $Pt/SBT/Ta_2O_5/Si$ were compared. $Pt/SBT/Ta_2O_5/Si$ capacitor with 20% $O_2$ gas flow ratio during the $Ta_2_O5$ sputtering did now show typical C-V curve of metal/ferroelectric/insulator/semiconductor (MFIS) structure. The capacitor with 20% $O_2$ gas flow ratio during the $Ta_2_O5$ sputtering had the largest memory window. And the memory window was decreased as the $Ta_2_O5$ gas flow ratio during the $Ta_2_O5$ sputtering was increased to 40%, 60%. In the C-V characteristics of the $Pt/SBT/Ta_2O_5/Si$ capacitors with the different $Ta_2_O5$ thickness, the capacitor with 26nm thickness of $Ta_2_O5$ had the largest memory window. The C-V and leakage current characteristics of the Pt/SBT/Si structure were worse than those of $Pt/SBT/Ta_2O_5/Si$ structure. These results and Auger electron spectroscopy (AES) measurement showed that $Ta_2_O5$ films as a buffer layer tool a role to prevent from the formation of intermediate phase and interdiffusion between SBT and Si.

세라믹 타겟인 Ta$_2$O(sub)5을 장착한 rf-마그네트론 스퍼터를 이용하여 Ta$_2$O(sub)5 완충층을 증착하고, Sr(sub)0.8Bi(sub)2.4Ta$_2$O(sbu)9 용액을 사용하여 MOD 법에 의해 SBT 막을 성장시킨 metal/ferroelectric/insulator/semiconductor (MFIS) 구조인 Pt/SBT/Ta$_2$O(sub)5/Si 구조의 Ta$_2$O(sub)5 완충층 증착시의 $O_2$유량비, Ta$_2$O(sub)5 완충층 두께에 따른 전기적 특성을 조사하였다. 그리고 Ta$_2$O(sub)5 박막의 완충층으로써의 효과를 확인하기 위해 Pt/SBT/Ta$_2$O(sub)5/Si 구조와 Pt/SBT/Si 구조의 전기적 특성을 비교하였다. Ta$_2$O(sub)5 완충층 증착시의 $O_2$유량비가 0%일 때는 전형적인 MFIS 구조의 C-V 특성을 얻지 못하였으며, 20%의 $O_2$유량비일 때 가장 큰 메모리 윈도우 값을 얻었다. 그리고 $O_2$유량비가 40%, 60%로 증가할수록 메모리 윈도우는 감소하였다. Ta$_2$O(sub)5 완충층의 두께의 변화에 대한 C-V 특성에서는 36nm의 Ta$_2$O(sub)5 두께에서 가장 큰 메모리 값을 얻었다. Pt/SBT/Si 구조의 메모리 윈도우 값과 누설전류 특성은 Pt/SBT/Ta$_2$O(sub)5/Si 구조의 값에 비해 크게 떨어졌으며, 따라서 Ta$_2$O(sub)5 막이 우수한 완충층으로써의 역할을 함을 알았다.

Keywords

References

  1. FED Journal v.7 no.Suppl. 1 H. Ishiwara
  2. IEEE Trans. Electron Devices v.ED-10 Moll JL;Tarui Y
  3. Jpn. J. Appl. Phys. v.34 E. Tokumitsu;K. Itani;B. K. Moon;H. Ishiwara
  4. J. Appl. Phys. v.64 J.F. Scott;L. Kamnerdiner;M. Parris;S. Traynor;V. Ottanbachar;A. Shawbketh;W.C. Oliver
  5. IEEE J. Solid State Circuits v.23 J. T. Evans;R. Womack
  6. MRS. Proc. v.200 T. S. Kalkur;G. Argos;L. Kammerdiner
  7. Jpn. J. Appl. Phys. v.35 I. Sakai;E. Tokumitsu;H. Ishiwara
  8. Jpn. J. Appl. Phys. v.36 T. Hirai;Y. Fuzisaki;K. Nagashima;H. Koike;Y. Tarui
  9. Appl. Phys. Lett. v.71 Y.T. Kim;D.S. Shin
  10. Jpn. J. Appl. Phys. v.37 H. N. Lee;M.H. Lim;Y. T. Kim;T. S. Kalkur
  11. Appl. Phys. Lett. v.75 K. J. Choi;W. C. Shin;J. H. Yang;S. G. Yoon
  12. Jpn. J. Appl. Phys. v.38 W. J. Lee;C. H. Shin;C. R. Cho;J. H. Lyu;B. W. Kim