Journal of the Korean Institute of Telematics and Electronics C (전자공학회논문지C)
- Volume 36C Issue 9
- /
- Pages.13-19
- /
- 1999
- /
- 1226-5853(pISSN)
Design of an 8-bit 100KSPS Cyclic Type CMOS A/D Converter with 1mW Power Consumption
1mW의 전력소모를 갖는 8-bit 100KSPS Cyclic 구조의 CMOS A/D 변환기
- Lee, Jung-Eun (Dongguk Univ., Dept. of Semiconductor Science) ;
- Song, Min-Kyu (Dongguk Univ., Dept. of Semiconductor Science)
- Published : 1999.09.01
Abstract
This paper describes a design of an 8-bit 100KSPS 1mW CMOS A/D Converter. Using a novel systematic offset cancellation technique, we reduce the systematic offset voltage of operational amplifiers. Further, a new Gain amplifier is proposed. The proposed A/D Converter is fabricated with a
본 논문에서는 1mW의 낮은 전력소모를 갖는 8-bit 100KSPS CMOS A/D 변환기를 설계, 제작하였다. Cyclic 구조를 갖는 A/D 변환기에서 발생하는 연산증폭기의 시스템적인 offset 전압을 효과적으로 감소시키기 위해, 새로운 시스템적인 offset 전압 제거 기술을 제안하였다. 또한 기존 Gain 증폭기에서 발생하는 오차를 감소시키기 위해 완전 차동 구조의 Gain 증폭기를 설계하였다. 제안된 A/D 변환기는
Keywords