Design of CNN Chip with Annealing Capability

어닐링 기능을 갖는 셀룰러 신경망 칩 설계

The output values of cellular neural networks would have errors because they can be stabilized at local minimums depending on the initial states of each cell. So, in this paper, we design the $6\times6$cellular neural networks with annealing capability which guarantees that the outputs reaches the global minimum to have correct output values independent of the initial states of each cell. This chip is designed using a $0.8\mu\textrm{m}$ CMOS technology The designed chip contains about 15,000 transistors and the chip size is about $2.89\times2.89\textrm{mm}^2$. The simulation results of edge extraction and hole filling using the designed circuit show that the outputs values would have errors in un-annealed case, but not in annealed case. In the simulation, the annealing time of $3\musec$ is employed.

셀룰러 신경망 셀의 출력값은 각 셀의 초기 상태값에 따라서 국부적 최소점으로 안정화될 수 있으므로 출력값에 오류를 가져을 수 있다. 이에 본 논문에서는 각 셀의 초기 상태값에 관계없이 출력값이 전역적 최소점 도달하여 정확한 출력이 보장되도록 하는 어닐링 기능을 갖는 6×6 셀룰러 신경망을 설계하였다. 이 칩은 0.8㎛ CMOS 공정으로 설계하였다. 설계된 칩은 약 15,000여개의 트랜지스터로 구성되며 칩 면적은 약 2.89×2.89㎟이다. 설계된 회로를 이용한 윤곽선 추출 및 hole filling에 대한 시뮬레이션 결과에서 어닐링이 되지 않은 경우에서 출력값에 오류를 일으킬 수 있지만 어닐링 기능을 갖는 경우에는 오류가 발생하지 않는 것을 확인하였다. 시뮬레이션에서 어닐링 시간은 3μsec로 하였다.