Abstract
In this paper, we propose a bit synchronizer which is suitable for frequency hopping systems. The proposed bit synchronizer is an ADPLL in which the digial loop filter is combined with an error symbol detecting circuit using an adaptive window. Suppressing the tracking process when hop mute and impulse noises are detected improves the performance of the digital loop filter and enhances the probability of the frequency hopping system. The simulation results demonstrate an improved performance of the proposed bit synchronizer compared with existing ones.
본 논문에서는 주파수 도약 방식 시스템에 적합한 비트 동기 방식을 제안한다. 제안한 비트 동기 방식은 적응 윈도우를 이용한 에러 심볼 검출기를 고안하여 이를 기존의 디지털 루프 필터와 결합한 ADPLL 방식이다. 제안된 비트 동기 방식은, 홉뮤트 잡음과 임펄스 잡음 등과 같은 잡음 구간에서, 비트 추적을 억제하여 디지털 루프 필터의 성능을 향상시키고, 주파수 도약 시스템에서의 동기 확률을 개선시켰다. 모의 실험 결과, 제안한 비트 동기 방식이 기존의 방식에 비해서 더욱 개선된 성능을 보여줌을 입증하였다.