A study on the Power Distribution Synthesis and Area Optimization of VLSI Circuits

VLSI회로의 전력분배 합성과 면적 최적화에 관한 연구

The area optimization of the power distribution network is an important problem in the layout design of VLSI systems. In this paper we propose noval methods to solve the problem of designing minimal area power distribution nets, while satisfying voltage drop and electromigration constraints. We propose two novel greedy heuristics for power net design-one based on bottom-up tree construction using greedy merging and the other based on top-down linearly separable partitioning.

전력분배 네트워크의 면적 최적화는 VLSI 시스템의 레이아웃 디자인에 중요한 문제이다. 본 논문에서는 전압 하강과 전기 이동 제약을 만족하는 전력분배 네트의 최소 면적을 디자인 하기위해 문제를 해결하는 새로운 방법을 제안한다. 전력 네트 디자인에 대한두가지의 새로운 greedy heuristics을 제안했는데 하나는 bottorm-up 트리 구조와 다른 하나는 top-down 분리 분할 기법을 기본으로 한 것이다.