Design of Systolic Array for High Speed Processing of Block Matching Motion Estimation Algorithm

블록 정합 움직임추정 알고리즘의 고속처리를 위한 시스토릭 어레이의 설계

Block Matching Motion Estimation(BMME) Algorithm is demands a very large amount of computing power and have been proposed many fast algorithms. These algorithms are many problem that larger size of VLSI scale due to non-localized search block data and problem of non-reuse of input data for each processing step. In this paper, we designed systolic arry of high processing capacity, constraints input output pin size and reuse of input data for small VLSI size. The proposed systolic array is optimized memory access time because of iterative reuse of input data on search block and become independent of problem size due to increase of algorithm's parallelism and total processing elements connection is localized spatial and temporal. The designed systolic array is reduced O(N6) time complexity to O(N3) on moving vector and has O(N) input/output pin size.

블록정합 움직임추정 알고리즘은 매우 많은 양의 계산 능력을 요구하고 현재 많은고속 알고리즘이 제안되었다. 기존의 움직임 추정에 대한 블록정합 알고리즘은 탐색 블록 데이터의 비 지역화로 인한 VLSI 규모가 커지는 문제와 입력데이터를 매번 입력해야 하는재 사용문제에 대한 단점을 가지고 있었다. 본 논문은 입출력 핀 수의 증가를 최대한 억제하면서 입력데이터의 재사용을 통한 VLSI 규모를 최소화 할 수 있는 고속 시스토릭 어레이를 설계하였다. 제안된 시스토릭 어레이는 탐색 블럭의 입력데이터를 반복적으로 재 사용하여 메모리 접근시간을 최소화시키고 알고리즘의 병렬성을 증가시켜 전체 처리요소의 연결이 시간적 공간적으로 지역화 되어 문제크기의 증가에 대한 시간적인 영향을 받지 않는 문제 독립적인 형태가 된다. 설계된 시스토릭 어레이는 이동벡터의 계산 복잡도가 O(N6)에서 O(N3)로 크게 향상되었으며 입촐력 핀의 수는O(N)을 가진다.