초 저 소비전력 및 저 전압 동작용 FULL CMOS SRAM CELL에 관한 연구

  • 발행 : 1997.06.01

초록

0.4mm Resign Rule의 Super Low Power Dissipation, Low Voltage. Operation-5- Full CMOS SRAM Cell을 개발하였다. Retrograde Well과 PSL(Poly Spacer LOCOS) Isolation 공정을 사용하여 1.76mm의 n+/p+ Isolation을 구현하였으며 Ti/TiN Local Interconnection을 사용하여 Polycide수준의 Rs와 작은 Contact저항을 확보하였다. p-well내의 Boron이 Field oxide에 침적되어 n+/n-well Isolation이 취약해짐을 Simulation을 통해 확인할 수 있었으며, 기생 Lateral NPN Bipolar Transistor의 Latch Up 특성이 취약해 지는 n+/n-wellslze는 0.57mm이고, 기생 Vertical PNP Bipolar Transistor는 p+/p-well size 0.52mm까지 안정적인 Current Gain을 유지함을 알 수 있었다. Ti/TiN Local Interconnection의 Rs를 Polycide 수준으로 낮추는 것은 TiN deco시 Power를 증가시키고 Pressure를 감소시킴으로써 실현할 수 있었다. Static Noise Margin분석을 통해 Vcc 0.6V에서도 Cell의 동작 Margin이 있음을 확인할 수 있었으며, Load Device의 큰 전류로 Soft Error를 개선할수 있었다. 본 공정으로 제조한 1M Full CMOS SRAM에서 Low Vcc margin 1.0V, Stand-by current 1mA이하(Vcc=3.7V, 85℃기준) 를 얻을 수 있었다.

키워드

참고문헌

  1. A POLYSILICON TRANSISTOR TECHNOLOGY FOR LARGE CAPACITY SRAMs Shuji IKEDA(et al.)
  2. Symp. on VLSI Tech Trench Isolation Technology with 1㎛ Depth N- and P-wells for A Full CMOS SRAM Cell with a 0.4㎛ n +/p+ Spacing K. Ishimaru(et al.)
  3. IEICE TRANS. ELECTRON no.8 High-Density Full-CMOS SRAM Cell Technology with a Deep Sub-Micron Spacing between nMOS and pMOSFET Fumitomo MATSUOKA(et al.)
  4. Symp. on VLSI Tech. Drain Current Variation Casedby Grain Boundaries in Poly-silicon TFTs H. Ikeuchi(et al.)
  5. IEEE ELECTRON DEVICE LETTERS v.15 no.1 The Impact of Oxidation of Channel Polysilicon on the Trap Density of Submicron Bottom-Gate TFTs Masayoshi Sasaki(et al.)
  6. Dual(n+/p+) Polycide Interconnet Technology using poly-Si/WSi2/poly-Si Structure and Post B+ Implantation Toyokazu Fujii(et al.)
  7. SAMSUNG SEMICONDUCTOR TECHNICAL JOURNAL v.9 no.4 256Mb DRAM을 위한 새로운Poly-Si Spacer LOCOS 소자 분리 기술 안동호(외)
  8. SAMSUNG SEMICONDUCTOR TECHNICAL JOURNAL v.9 no.5 Ti / Tin의 물성적 특성에 관한 연구 김영남(외)