ATM 스위치에서 논리적으로 분할된 버퍼의 셀 스케쥴링

A cell scheduling of a logically separated buffer in ATM switch

  • 구창회 (광운대학교 전자통신공학과) ;
  • 나지하 (한국전자통신연구원 ATM교환연구실) ;
  • 박권철 (한국전자통신연구원 ATM교환연구실) ;
  • 박광채 (조선대학교 전자공학과)
  • 발행 : 1997.08.01

초록

본 논문에서는 ATM 스위치의 단일버퍼를 논리적으로 분할하는 버퍼관리 메카니즘을 제안하고, 컴퓨터 시뮬레이션을 수행하여 할당된 가중치와 제안된 셀 처리 스케줄링 알고리즘(scheduling algorithm)에 대한 트래픽(CBR/VBR/ABR)의 셀 손실확률 및 셀 지연시간을 분석하였다. 제안한 스위치의 버퍼링 시스템은 입력되는 트래픽을 특성별로 분류하여 논리적으로 분할된 버퍼에 저장하고, 스위치의 출력포트로 셀을 전송하기 위하여 동적인 라운드 로빈(round-robin) 서비스를 수행한다. 또한, 버퍼에 가중치를 설정하여 트래픽의 QoS를 보장할 수 있는 4가지의 라운드 로빈 셀 서비스 스케줄링을 분석하였다. SIMSCRIPT II.5를 이용한 시뮬레이션에서 스위치로 입력되는 트래픽은 트래픽 기술자 파라메터를 이용하여 CBR/VBR/ ABR 트래픽이 혼합된 3가지 클래스 트래픽으로 모델링하였으며 VBR과 ABR트래픽은 ON/OFF 소스로, CBR트래픽은 Poisson 소스로 모델링하였다. 본 논문에서 제안하는 버퍼관리 메카니즘과 셀 서비스 알고리즘을 분석한 결과 버퍼에 할당된 가중치의 크기와 가중치를 변화시키는 VC내퍼의 종류, 그리고 적용하는 셀 처리 알고리즘 등에 따라 각 VC가 요구하는 QoS를 보상할 수 있음을 알았다.

In this paper, we proposed the mechanism for the buffer allocation and a cell scheduling method with logical separation a single buffer in the ATm switch, and analyzed the cell loss probability and the delay of each trafic (CBR/VBR/ABR) based on the weighted value and the dynamic cell service scheduling algorithm. The proposed switch buffering system classifies composite trafics incoming to the switch, according to the characteristic of traffic, then stores them in the logically separated buffers, and adopts the round-robin service with weighted value in order to transmit cells in buffers though one output port. We analyzed 4 cell service scheduling algorithms with dynamic round-robinfor each logically separated service line of a single buffer, in which buffers have the respective weighted values and 3 classes on mixed traffic which characteristized by traffic descriptor. In simulation, using SIMCRIPT II.5., we model the VBR and the ABR traffics as ON/OFF processes, and the CBR traffic as a Poisson processes. As the results of analysis according to the proposed buffer management mechanism and cell service algorithm, we have found that the required QoS of each VC can be quaranteed depends on a scale of weighted values allocated to buffers that changed the weighted values, and cell scheduling algorithm.

키워드

참고문헌

  1. ATM Forum/95-0013 Traffic Management Specification Version 4.0 Shirish S. Sathaye
  2. Proceeding of the IEEE v.78 no.1 Fast Packet Switch Architectures for Broadband Integrated Services Digital networks F. A. Tobagi
  3. ICC '89 output-Buffer Switch Architecture for Asynchronous Transfer Mode H. Suzuki
  4. IEE. JSAC. v.9 no.8 Architecture, Perfomance and Implementaton of the Tandem Banyan Fast Packet Switch F. A. Tobagi
  5. Computer Networks and ISDN Systems 26 Methodologies forBandwidth Allocation, Transmission Scheduling, and Congestion Avoidance in Broadband ATM Networks K. Sriram
  6. Technical Report TISL-10230-08 Bounded Delay for Weighted Round Robin with Burst Crediting K. Mezger;David W. Petr
  7. Technical Report TISL-10230-07 Bounded Delay for Weighted Round Robin K. Mezger;David W. Petr
  8. ISS '97 Submitting A new Cell Scheduling method with Logical Separation of a single Buffer in the ATM Switch C. H. Koo;K. C. Park;K. C. Park
  9. Fujits FETEX-150 ESP B 160 Traffic Management
  10. Fore systems ForeRunner ATM Switch Architecture
  11. Nortel magellan Magellan MPS:Nortel's traffic management system
  12. Cellware GmbH Berlin Cellware
  13. The CACI SIMSCRIPT 11.5 Reference Handbook Inc. -Federal
  14. Teletraffic Technologies in ATM Network H. Saito
  15. IEEE JSAC v.9 no.3 Loss Perfomance Analysis of an ATM Multiplexer Loaded with High-Speed ON-OFF Sources A. Baiocchi