Test Pattern Generation for Combinational Circuits using Inherited Values

전수받은 값을 이용한 조합회로에 대한 검사 패턴 발생

  • Published : 1997.02.01

Abstract

This paper proposes an dffcient method for test pattern generation.Current test pattern genration systems generate a test vester for fault $F_{i+l}$ independently of the computation previously done for faults F1,F2...,Fi The proposed algorithm generates a test vector for fault $F_{i+l}$ by inheriting the test vector for fault Fi. A new test vector is grnerated from inherited values by gradually changing the inhderited values .The inherited values may partially activate a fauog and propagate the fault signal,Normally,this reduses the number of decision steps and backtracks in the second search.Experimental results for well-Known benchmark circuts show that the proposed algorithm is very efficient with small backtrack kimit;in combination eith other algorithms,it is very efficient for arbitrary backtrack limits.

본 논문은 효과적인 검사 패턴 발생 방법을 제안한다. 기존의 검사 패턴 발생 방법 들은 고장 $F_{i+l}$에 대한 검사 패턴 발생을 고장 F1,F2....,Fi들에 대한 검사 패턴 발생시 행한 계산과는 독립적으로 행하게 된다. 제안된 방법에서는 고장 Fi에 대한 검사벡터를 전수받아 고장$F_{i+l}$에 대한 검사벡터를 발생한다. 전수받은 값을 점차로 바꾸어 나가 면서 새로운 검사벡터가 발생된다. 전수받은 값은 부분적으로 고장 신호를 활성화하고 이 고장 신호를 전파시키기도 한다. 보통 이들은 다음 탈식과정에서 결정단계의 수와 회귀 의 수를 감소 시킨다. 잘로서 알려진 벤치마크 회로에 대한 실험 결과는 낮은 회귀한계 에서 매우 효과적임을 보여주고, 다른 알고리즘과 병합시키면 임의의 회귀한계에서도 매우 효과적임음을 보여 준다.

Keywords