LCD 소자 최적화의 실험적 고찰

An Experimental Investigation of LDD Device Optimization

본 논문에서는 LDD 소자의 최적화의 물리적 의미를 수치 씨뮬레이션을 통해 다루었으며 관련 실험을 통하여 최적화된 LDD 구조를 해석해 보았다. 첫째, 수치해석에 의하면 최적화 조건시에 드레인 n-영역에서의 전계는 고르며 낮은 분포를 보이고 있고, 전류는 이 영역에서 넓게 퍼져 흘렀다. 아울러 이때 최적점은 모든 공정 및 전기조건을 고려하여 총체적으로 최적화하여 얻어져야함이 발견되었다. 둘째, 실험에 의하면 최적 조건의 경우 기판전류와 드레인 전류비에 의해 n-영역의 최대전계는 극소화되었다. 이때 소자의 수명은 최대가 되었으며 n-영역의 저항은 channel 저항에서 $n^+$ 접합 저항으로 유연하게 변환이 되었다.

In this paper, the physical meanings of LDD optimization are treated by numerical simulation and related experiments are attempted to analyzed the optimized LDD structure. Firstly, according to the numerical analysis, the electric field under the n-region near drain is low and uniformly distributed and the current flow is widely distributed in this region under the optimized conditions. It is also found that this optimized point should be achieved by globally optimizing all the process and electrical conditions. Secondly, the maximum electric field, which is obtained from the substrate current to the drain current ratio, is minimized under the optimized condition according to the experiment. Further, the device lifetime is maximized and the n-resistance is changed smoothly from the channel resistance to the $n^+$junction resistance.