대한전자공학회논문지 (Journal of the Korean Institute of Telematics and Electronics)
- 제26권6호
- /
- Pages.131-139
- /
- 1989
- /
- 1016-135X(pISSN)
Domino CMOS NOR-NOR Array Logic의 Testable Design에 관한 연구
A Study on Testable Design and Development of Domino CMOS NOR-NOR Array Logic
- Lee, Joong-Ho (Dept. of Elec. & Comp. Eng., Ulsan Univ.) ;
-
Cho, Sang-Bock
(Dept. of Elec. & Comp. Eng., Ulsan Univ.) ;
- Jung, Cheon-Seok (Dept. of Elec. & Comp. Eng., Ulsan Univ.)
- 발행 : 1989.06.01
초록
본 논문에서는 CMOS 및 domino CMOS 의 특징과 PLA등 array logic의 특징을 동시에 살리면서 동작특성이 좋고 집적도가 높으며 테스트 생성이 쉬운 domino CMOS NOR-NOR array logic의 설계방식을 제안하였다. 이 방식은 pull-down 특성을 개선하여 기생 커패시턴트의 문제점을 해결하며 간단한 부가회로를 사용하여 회로내의 모든 고정들을 검출할 수 있도록 한 testable design 방식이다. PLA의 적항군의 개념 및 특성 행렬을 이용한 테스트 생성 알고리듬과 절차를 제안하였고 이를 PASCAL 언어로 실현하였다. 또한 SPICE 및 P-SPICE를 이용하여 본 설계방식에 대한 검증을 행하였다.
This paper proposes Domino CMOS NOR-NOR Array Logic design method which has the same as characteristic of CMOS and Domino CMOS in Array Logic like PLA, good operation feature, high desity, easy test generation. This testable design method can detect all of faults in the circuit using simple additional circuit and solve the parasitic capacitance problem by improving the pull-down characteristics. A Test generation algorithm and test procedure using concept of PLA product term and personality matrix are proposed, and it was implemented in PASCAL language. This design method is verified by SPICE and P-SPICE simulation.
키워드