대한전자공학회논문지 (Journal of the Korean Institute of Telematics and Electronics)
- 제26권5호
- /
- Pages.137-144
- /
- 1989
- /
- 1016-135X(pISSN)
시간 및 공간복잡도가 개선된 VLSI 설계규칙 검증 알고리듬
A Time and Space Efficient Algorithm for VLSI Geometrical Rule Checking
- Jeong, Ja-Choon (Electronics and Telecommunications Research Institute) ;
- Shin, Sung-Yong (Korea Institute of Technology) ;
- Lee, Hyun-Chan (Electronics and Telecommunications Research Institute) ;
- Lee, Chul-Dong (Electronics and Telecommunications Research Institute) ;
- Yu, Young-Uk (Electronics and Telecommunications Research Institute)
- 발행 : 1989.05.01
초록
기하학적인 마스크 설계도면에서 최소폭/간격을 효과적으로 검증하기 위한 새로운 알고리듬을 제안한다. 제안된 알고리듬은 영역탐색문제를 평면소인법을 사용하여 순서적으로 해결하고 있다. 이 알고리듬은 O(n log n)의 시간복잡도를 가지는데, 모든 최소폭/간격의 위반을 보고하는 문제에 있어서 시간복잡도의 lower bound가
A new algorithm is presented which efficiently reports minimum width/space violation in a geometric mask pattern. The proposed algorithm solves a sequence of range search problems by employing a plane sweep method. The algorithm runs in O(n log n) time, where n is the number of edges in a mask pattern. Since a lower bound in time conplexity for reporting all minimum width/space violations is
키워드