SOI Structures Formed at Room Temperature Using FIPOS Technique

FIPOS 기술을 이용한 SOI 구조의 실온제조

An experimental study of the influences of HF concentration, current density, reaction time and the silicon surface, on the formation and properties of porous silicon are reported. The SOI (Silicon-On-Insulator) strip lines with 100 um width are fabricated at room temperature by anodic oxidation of PSL (Porous Silicon Layers). The stress on the silicon island induced by the anodic oxidation can be avoided by the two-step PSL formation technique. At the final step of IC fabrication process, device isolation will be achieved at room temperature by this method.

Porous실리콘 形成反應에서 HF濃度, 電流應度, 反應時間 및 基叛의 表面狀態가 PSL (Porous Silicon Layers)의 porosity에 미치는 影響을 실험적으로 조사하였다. PSL을 陽배化 시켜서 室溫에서 FIPPOS-SOI를 제조하는 방법을 연구하였다. 이 방법으로 100um폭의 SOI strip line을 제조하였으며 SOI의 stress제거를 위해 2단계 PSL 형성법을 이용하였다. 또한 이 실온 SOI 제조기술을 이용하여 이미 소자공정을 끝낸 집적회로를 SOI화 시킬 수 있는 방법을 제안하였다.