A Placement Prablem with Wire Congestion in LSI Layout CAD

LSI의 Layout CAD에 있어서의 배선 혼잡도를 고려한 배치 문제

Minimization of total routing and number of cuts has been adopted for the placement problem in LSI and printed wire board as the object function, recently. Although it is considered that in the general situation this object function reflects the final goal which is wiring of 100% of layout, it often seems to be insufficient because it does not exhibit partial wire congestion. This paper introduces a new concept called the wire congestion of segestion to get the partial wire congestion and proposes the object function to minimize the wire congestion of segmests. In order to optimize this object function, an effective heuristic algorithm is also suggestsl Experimental results show that this algorithm sustains its efficiency. The experimental consequences point out that if the total routing length is short, maximum wire congestion of segment is small and vice versa. Therefore control parameter, that is, congestion parameter, which mintnizes total length and concurrently reduces maximal wire congestion of segment, is obtained by experiment.

LSI, 프린트 기판등의 배치 문제에 있어서의 목적 함수로써 총배선장의 최소화, 통과선선의 최소화가 지금까지 채용되어 왔었다. 이 목적 함수는 layout의 궁극적인 목표(100% 결선률)를 대국적으로는 반영하고 있다고 말할 수 있지만 국기적으로 혼잡한 배선 상태를 나타내고 있지 않기 때문에 목적 함수로써 불충분한 경우가 많이 보여 지고 있다. 본 논문에서는 국소적인 배선 혼잡도를 나타내기 위해 쎄그먼트(segment) 혼잡도라고 하는 새로운 개념을 도입하여 이 쎄그먼트 혼잡도를 최소로 하는 것을 목적 함수로 하는 것을 제안하였다. 그리고 이 목적 함수를 최적화 하기 위해 능률 좋은 휴리스틱 알고리즘을 제안하고 프로그램 실험에 의해 그 유용성을 확인하였다. 쎄그먼트 혼잡도의 최대치는 총배선장이 짧게 되면 적게 되고 총배선장이 길게 되면 크게 되는 것이 실험의 결과로 얻어져 총배선장을 ?게 하고 동시에 쌔그먼트 혼잡도의 최대치를 적게 하는 제어 파라미터 (혼잡도 Parameter)의 값의 범위를 실험적으로 구하였다.