A New Process for a High Performance $I^2L$

고성능 $I^2L$을 위한 새로운 제작공정

A new I2L process for a high performance I2L structure is proposed. The modifiedstructure consists of a heavily doped extrinsic base and lowly doped intrinsic base where the collector regions are self-alignment with the intrinsic base regions. The proposed process untilizes spin-on sources as the diffusion sources and the self-alignment of collectors is achieved by using the hardened spin-on source as a diffusion mask. Test devices including a 13-stage ring oscillator have been fabricated by the proposed process on n/n+ silicon wafers with 6.5$\mu$m epitaxial layer. The maximum upward current gain of npn transistors is 8 for a three collector I2L cell. The speed-power product and minimum propagation delay for a one collector structure are 3.5 pJ and 50 ns, respectively.

양호한 특성의 I2L 구조를 구현하기 위한 새로운 공정을 제안하였다. 이 구조에서는, extrinsic base 의 불순물 농도가 높으며, 또한 collector는 불순물 농도가 낮은 intrinsic base와 self align된다. 제안한 공정에서는 spin-on source를 확산원으로 사용하였고, mask 단계를 줄이기 위하여 열처리로 단단해진 spin-on source를 확산 mask로 사용하였다. 이 공정에 의하여 13단 ring oscil-lator를 포함한 시험소자를 6.5μm의 epi 충을 갖는 n/n+ silicon wafer 상에 제작하였다. 제작한 시험소자의 특성은, collector가 세 개인 I2L의 경우 npn transistor의 상향 전류이득은 최대치가 8이었으며, collector가 하나인 I2L의 속도전력적과 최소 전달 지연시간은 각각3.5 pJ과 50ns 이었다.