Transition-Sensitive Flip-Flops에 의한 비동기 순서논리회로의 합성에 관한 연구

Synthesis of Asynchronous Sequential Circuits using Transition-Sensitive Flip-Flops

Transition-Sensitive Flip-Flops(TSFF)에 의하여 원시흐름표로 부터 다입력변화 비동기순서논리회로를 합성하는 하나의 방법을 제안하였다. 목 방법에 의해시 실현한 회로는 Chuang의 그것보다 속도가 빠르다. Chuang의 출력상태를 실현하는 방법은 오진를 범하고 있음을 지적하고 원시흐름표로 부터 출력상태를 제어 여거법에 의해서 간편하게 실현할 수 있음을 보였다.

A Synthesis method for multiple-input change transition-sensitive asynchronous sequential circuits is proposed. Both internal states and output states are synthesized from primitive flow tables. It is Btown that cur realization is faster than that of Chuang's. It is pointed out that Chuang's realization of output states contains malfunctions. In this paper, output stales are easily realized from primitive flaw table by the method of controlled excitation.