Efficient Computing Algorithm for Inter Prediction SAD of HEVC Encoder

HEVC 부호기의 Inter Prediction SAD 연산을 위한 효율적인 알고리즘

In this paper, we propose an efficient algorithm for computing architecture for high-performance Inter Prediction SAD HEVC encoder. HEVC Motion Estimation (ME) of the Inter Prediction is a process for searching for the currently high prediction block PU and the correlation in the interpolated reference picture in order to remove temporal redundancy. ME algorithm uses full search(FS) or fast search algorithm. Full search technique has the guaranteed optimal results but has many disadvantages which include high calculation and operational time due to the motion prediction with respect to all candidate blocks in a given search area. Therefore, this paper proposes a new algorithm which reduces the computational complexity by reusing the SAD operation in full search to reduce the amount of calculation and computational time of the Inter Prediction. The proposed algorithm is applied to an HEVC standard software HM16.12. There was an improved operational time of 61% compared to the traditional full search algorithm, BDBitrate was decreased by 11.81% and BDPSNR increased by about 0.5%.

본 논문에서는 고성능 HEVC 부호기를 위한 Inter Prediction SAD연산 구조의 효율적인 알고리즘을 제안한다. HEVC Inter Prediction에서의 Motion Estimation(ME)은 시간적 중복성을 제거하기 위하여 보간 된 참조 픽처에서 현재 PU와 상관도가 높은 예측 블록을 탐색하는 과정이다. ME는 전역 탐색(full search, FS) 알고리즘과 고속 탐색(fast search) 알고리즘을 이용한다. 전역 탐색 기법은 주어진 탐색 영역내의 모든 후보 블록에 대하여 움직임을 예측하기 때문에 최적의 결과를 보장하지만 연산량 및 연산시간이 많은 단점을 지닌다. 그러므로 본 논문에서는 Inter Prediction의 연산량 및 연산시간을 줄이기 위해 전역탐색에서 SAD연산을 재사용하여 연산 복잡도를 줄이는 새로운 알고리즘을 제안한다. 제안된 알고리즘은 HEVC 표준 소프트웨어 HM16.12에 적용하여 검증한 결과 기존 전역탐색 알고리즘보다 연산시간은 61%, BDBitrate는 11.81% 감소하였고, BDPSNR은 약0.5% 증가하였다.