디지털 홀로그램 생성을 위한 FPGA 기반의 고성능 하드웨어 설계

FPGA-based High Performance Hardware Design for Generating Digital Hologram

본 논문에서는 기존의 CGH수식을 이용하여 병렬화된 고성능의 CGH 생성 시 발생하는 다량의 데이터를 효율적으로 처리하기 위해 병목현상을 제거하는 하드웨어 구조를 제안한다. 하나의 가로줄에 해당하는 공통항을 연산한 후 이 값으로 임의의 가로줄에 대한 홀로그램 화소 값을 구하며 공통항과 가로줄에 해당하는 모든 업데이트 항은 객체의 모든 광원에 대하여 계산을 한다. 이 구조는 최종 홀로그램이 한 가로줄에 연산이 끝날 때 마다 생성되기 때문에 이전 연구에서 최종 홀로그램이 한번에 생성되는 구조에 비하여 병목 현상을 줄여서 동영상 홀로그램 생성에 효율적이다.