본 논문에서는 FeRAM을 주 기억장치 및 보조 기억장치로 활용하는 다중 채널 FeRAM 시스템을 설계한다. FeRAM 의 비 위발성과 저 전력 소모의 장점을 활용하는 한편 다중 채널을 이용한 병렬 처리와 FPGA 내부 버퍼를 사용을 통해 읽기/쓰기 속도를 향상시켰다[1].
연구 과제 주관 기관 : 교육과학기술부
