3상 계통 연계 시스템에서 3차 필터를 이용한 PLL 설계

Design of PLL Using a Third order filter in a grid connected Three Phase VSI

계통 연계 인버터 제어 시 계통 전압과 동상인 계통 전류를 공급해주기 위해, 계통 전압의 위상 값을 알아내야 한다. 계통 전압에 고조파가 존재하지 않을 시에 이 위상값은 정확하지만, 고조파 존재 시에 위상 값은 오차가 생긴다. 이 오차는 동기 좌표계 PI 제어기의 지령치에 기본파 외의 고조파를 함유하게 만든다. 그 결과, 계통에 공급하는 계통 전류에 고조파를 함유하게 만든다. 본 논문은 3차 필터를 이용하여 고조파가 존재하는 3상 계통 전압에도 불구하고 기본파의 위상 값만을 추출해내는 PLL을 설계한다. 주파수 응답 이론에 근거하여 해석적으로 필터 변수를 정하며, 이를 검증하기 위하여 모의 실험을 수행한다.