Design of a Whitening Block Module for Minimizing DC Bias in Wireless Communications

무선 통신에서 DC 바이어스를 최소화하는 화이트닝 블록 설계

In wireless communications such as Bluetooth, Baseband should be able to minimize the DC bias of the data which passed the modem interface of either transmitter or receiver for the reliability of the circuit and the integrity of the data. The transmitter scrambles the data to send randomly to the error correction block and the receiver recovers the randomly spread data as they have been. To design the whitening block, it is important to select the prime polynomial for the filtering. In this paper, we designed a optimal whitening block using the prime polynomial $g(D)=D^7+D^4+1$ for hardware and area efficiency. The proposed hardware whitening block was described and verified using Verilog HDL and later to be automatically synthesized. The synthesized whitening block operated at 40Mhz normal clock speed of the target baseband microcontroller.

블루투스와 같은 무선통신의 경우, 베이스밴드에서는 송신단과 수신단의 데이터의 모뎀 인터페이스를 통과한 데이터에 대해 보안성 및 회로의 안정성을 위해 DC 바이어스를 제거해주어야 한다. 송신단에서는 송신할 데이터를 랜덤하게 섞어 에러 정정 모들에 보내주어야 하며 수신단에서는 랜덤하게 평준화된 데이터들을 원래 상태로 복구하여야 한다. 이러한 화이트닝 블록은 필터링을 위한 고유다항식을 목적에 맞게 선택하는 것이 매우 중요하다. 본 논문에서는 하드웨어의 효율성을 높이고 면적을 줄이기 위하여 고유다항식을 $g(D)=D^7+D^4+1$로 선택하여 화이트닝 블록을 설계하였다. 설계한 하드웨어 화이트닝 블록은 Verilog HDL로 기술하고 검증하여 자동 합성방식으로 합성하였다. 합성된 화이트닝 블록은 기준으로 삼는 베이스밴드 마이크로콘트롤러의 동작주파수인 40MHz에서 정상적으로 동작하였다.